Définition d'une constante à l'aide de la boucle (VHDL)

[darshkamal]

Bonjour D'habitude, quand je veux quelque chose à syntesized comme un souvenir, je le déclare comme une constante. Par exemple, comme

 Type my_array3 est un tableau (0-4) de sfixed (7 downto -8); main_angles constants: my_array3

et ces 2 lignes sont situées dans un paquet Maintenant, je veux définir une constante qui contiendra les valeurs 1024 et je veux utiliser une boucle for pour facilate les questions et ne pas écrire la valeur 1024 à la main. A titre d'exemple

 for i in 0 à 1023 constante A (i): = i;

Je ne sais pas la bonne syntaxe ou si la boucle for peut être utilisée dans un seul processus ou non. Quelqu'un peut-il aider à s'il vous plaît?

 

[FvM]

Sonne comme un travail pour générer une déclaration ou une fonction.