dans la synthèse d'erreur ISE 13,3

[electronical]

bonjour, comment puis-je supprimer les erreurs (je utiliser ISE 13.3) ERREUR: NgdBuild: 455 - «Message_CN_VN_new_00/sign_value_new_12__2__1__1_OBUF« filet de logique a conducteur multiple (s):? ERREUR: NgdBuild: 462 - «Message_CN_VN_new_00/sign_value_new_12__2__1__1_OBUF net des tapis d'entrée de plusieurs disques tampons: ERREUR: NgdBuild: 924 - «Message_CN_VN_new_00/sign_value_new_12__2__1__1_OBUF« filet de tampon d'entrée est de conduire non-tampons primitives: ERREUR: NgdBuild: 947 - «Message_CN_VN_new_00/sign_value_new_12__2__1__1_OBUF 'entrée du pad net est de conduire non-tampon d'entrée (s): ERREUR: NgdBuild : 809 - «Message_CN_VN_new_00/new_min_value_01/a0« filet de plot de sortie a une charge illégale: ERREUR: NgdBuild: 809 - «Message_CN_VN_new_00/new_min_value_01/a0« filet de plot de sortie a une charge illégale: ERREUR: NgdBuild: 809 - nette plot de sortie »Message_CN_VN_new_00 / new_min_value_01/a0 'a une charge illégale: ERREUR: NgdBuild: 809 - nette plot de sortie »Message_CN_VN_new_00/new_min_value_01/a0' a une charge illégale: ERREUR: NgdBuild: 809 - nette plot de sortie» Message_CN_VN_new_00/new_min_value_01/a0 'a un acte illégal charge: ERREUR: NgdBuild: 809 - «Message_CN_VN_new_00/new_min_value_01/a0« filet de plot de sortie a une charge illégale: ERREUR: NgdBuild: 809 - «Message_CN_VN_new_00/new_min_value_01/a0« filet de plot de sortie a une charge illégale:

 

[barry]

Pensez-vous honnêtement attendent de nous à parcourir 4000 lignes d'erreurs et le code? Au moins nous montrer que vous exercer un peu d'effort. L'erreur du «tampon multiple» vous indique que vous avez deux sources de conduite le même signal, qui devrait être facile à trouver. Beaucoup d'erreurs ultérieures sont probablement dus à cette erreur.

 

[mrflibble]

Ne vous honnêtement attendent de nous à parcourir 4000 lignes d'erreurs et le code? Au moins nous montrer que vous exercer un peu d'effort.

Hé, ça et s'il te plaît garder dans un thread. Merci.

L'erreur de l'«tampon multiple» vous indique que vous avez deux sources de conduite le même signal, qui devrait être facile à trouver. Beaucoup d'erreurs ultérieures sont probablement dus à cette erreur

Et comme un morceau plus générale des conseils, vous pouvez souvent google ces erreurs et de savoir ce qu'ils signifient:. "OBUF est le moteur de non-bufferprimitives" ==> [ url] http://www.google.com/webhp?q=OBUF% 20est% 20driving% 20non des bufferprimitives [/url] => et quelques autres. C'est cela, et s'il s'agit de votre première conception réelle, commencez par quelque chose de petit et gérable. De cette façon, vous pouvez augmenter vos message d'erreur d'interprétation k1llz $ sans se faire submergé par 349867234876 erreurs tout à la fois.

 

[electronical]

Je le modifier. Je suis nouveau en VHDL, je ne sais pas où est "sign_value_new_12__2__1__1_OBUF" dans le programme. [COLOR = "silver"] --- Mise à jour --- [/COLOR] je vous remercie, quel est le sens de _12__2__1__1_ dans sign_value_new?

 

[mrflibble]

deviner "sign_value_new" est l'un de vos signaux. Le reste du nom est faite sur place par XST lors de la synthèse. OBUF signifie qu'il s'agit d'un tampon de sortie, on peut donc supposer une sortie sur votre module de haut niveau.

 

[mrflibble]

ROFL! Donc, faire une question mise à jour sur les sign_value_new, et supprimer le code qui a donné le contexte de la question. Ouais, ça va fonctionner. : P

 

[electronical]

Je l'enlever bacause je pense qu'il n'ai pas besoin du code ou le code n'avez aucune aide pour résoudre la question,

 

[mrflibble]

Fair enough. Quoi qu'il en soit, je vous suggère de lire la documentation sur des OBUFs exemple, qui est "Xilinx primitive OBUF" dans google pour les paresseux. Et le guide utilisateur de la bibliothèque pour le moins paresseux. De cette façon, vous verrez ce que vous pouvez et ne pouvez pas vous connecter à un OBUF. Oh, et vous obtenez OBUFs sur la sortie de la conception de votre toplevel parce que c'est ce que les options par défaut ISE lui dire de faire. Je vous suggère de passer en revue les options de l'ISE pour obtenir une idée approximative de ce qui est là.

 

[barry]

Une autre chose à regarder: il ya une option pour avoir XST ajouter OBUFs automatiquement. Si vous les ajoutez dans votre code, vous obtiendrez une erreur.

 

[mrflibble]

C'est ce que je viens de dire. Eh bien, ou tenté de dire de toute façon.

.... Oh, et vous obtenez OBUFs sur la sortie de la conception de votre toplevel parce que c'est ce que les options par défaut ISE lui dire de faire.

Et en effet, en ajoutant à la main OBUFs ainsi serait en effet causer des problèmes. Mais je doute de l'OP est d'ajouter des primitives OBUF puisque c'est son premier projet VHDL. Vous pouvez trouver l'option dans ISE comme ceci: Résumer - XST => Propriétés = Processus des options spécifiques Xilinx> =>-IOBUF (Ajouter tampon d'E / S) qui est activée par défaut.