dans le FPGA

[subraml]

salut
Je veux écrire le code Verilog pour la multiplication array (3x3 à 3x3 et 1x3 à 3x3) sans un multiplicateur uniquement en utilisant la logique additionneur

matrice a une certaine valeur négative aussi.valeur de la matrice est inférieure à un seul
N'importe qui pouvait me dire comment nous pouvons faire l'implantation matérielle de cette multiplication Arry

 

[ADAP]

Vous pouvez jeter un oeil sur le lien suivant qui a des exemples de multiplicateurs:
http://www.csee.umbc.edu/help/VHDL/samples/samples.html

Vous pouvez également vous référer aux livres Arithmétique des ordinateurs qui ont des algorithmes de multiplication différents.

Il ya aussi un autre site:
http://www.eecs.lehigh.edu/ ~ CAAR / toolspg.html
qui a des outils qui produisent des multiplicateurs mais ils sont disponibles sur demande.

 

[cedance]

, i guess ur ok problème s vers la mise en œuvre sur un matériel.if u avoir une trousse de statique FPGA, puis terminez désactiver le code en langage VHDL ou Verilog, s'ils se trouvent synthétisés et ensuite utiliser Webpack (Xilinx FPGA à base de) pour obtenir les ai téléchargés sur le processeur ...je pense pourrait être fait dans quelques semaines si u êtes un débutant.

/ cedance

 

[nj_jack]

vous pouvez vous référer à la bibliothèque ou IP de base.