DDS Controller sur un FPGA

[shitaldesai]

Salut,
Je voudrais utiliser un FPGA SPARTAN 3A à mettre en œuvre un DDS Controller design.Elle devrait être en mesure de configurer le DDS pour un certain mode de fonctionnement qui est à travers un ensemble de registres programmables.J'imagine une sorte de modèle de CPU devrait être en mesure de résoudre le but.Comment puis-je mettre en œuvre une telle conception sur un FPGA?
Ensuite mise en place d'un CPU sur un FPGA, quelles sont les techniques pour un tel programme de CPU?

Merci de
m'aider à résoudre ce problème.

Observe
Shital Desai

 

[barry]

J'ai commencé à écrire une longue réponse-fleuve, puis de rappeler ceci:
http://www.xilinx.com/support/documentation/ip_documentation/dds.pdf

Il
s'agit d'une fiche de données de Xilinx pour
le DDS de base, mais il ya ici de nombreuses informations pour vous permettre de concevoir vos propres.