de signalisation utilisés dans les System-on-a-Package

L

lagos.jl

Guest
Salut à tous!

S'il vous plaît
quelqu'un pourrait dire à la signalisation des régimes qui sont couramment utilisés pour l'application de la (parallèle) les bus de données dans un System-on-a-Package (SoP)?Je veux dire, comment la communication entre les noyaux de silicium dans les différentes matrices qui font de la SoP accompli?

... de ce que
j'ai vu
jusqu'ici, il semble que,
jusqu'à la Systems-on-a-Chip (SoC), le traditionnel bus parallèle (avec relais) est encore utilisée pour la communication entre les différents cores.Cette approche est encore utilisée dans les SOP?

Les commentaires / références / liens sont les bienvenues!Merci d'avance!

 
<a href="http://www.komputerswiat.pl/nowosci/programy/2011/07/facebook-od-teraz-rowniez-w-pasku-binga.aspx"> <img align="left" src="http://www.komputerswiat.pl/media/2011/49/1739744/bing-fb-zaj.png" /></a> Microsoft udostępnił odświeżony pasek Binga, w którym zintegrował popularny serwis społecznościowy.<img width='1' height='1' src='http://rss.feedsportal.com/c/32559/f/491281/s/12ccc783/mf.gif' border='0'/><br/><br/><a href="http://da.feedsportal.com/r/94604109722/u/0/f/491281/c/32559/s/12ccc783/a2.htm"><img src="http://da.feedsportal.com/r/94604109722/u/0/f/491281/c/32559/s/12ccc783/a2.img" border="0"/></a>

Read more...
 
AFAIK, SoP
n'a pas besoin d'utiliser quelque chose de différent de la puce à la carte à puce classiques de signalisation.Le principal avantage d'être considérablement réduit la capacité chemin (de faible puissance, haute vitesse,
une meilleure SI etc), le routage est également de simulations et d'essais par le concepteur lui-même, laissant moins de chemins critiques pour être acheminés hors forfait et encore garuantee le cahier des charges.Ils sont principalement utilisés pour intégrer la mémoire (flash, DRAM) avec le calcul (CPU) de la taille / puissance constrianted des appareils comme les téléphones mobiles / ordinateurs de poche
etc
SoP est une "technique" pour la durée du CCP à nu meurt dans un seul paquet.

SoCs de l'autre sont de plus en plus de onChip topologies d'interconnexion qui sont faciles à l'échelle aussi bien la complexité et à puce ainsi que les processus de nœuds.

 
Merci pour la réponse kishore2k4!

Hum, je crains gâché ma question un peu ...Faire un peu plus loin la lecture,
j'ai réalisé que SoP et SiP (System-in-a-Package) pourrait ne pas être la même.Je suppose SiP est plus liée à la verticale d'empilement des différentes matrices, SoP tout est plus strict en meurt seul paquet (comme vous le dites), mais pas nécessairement superposés et interconnectés en plus des moyens traditionnels.

Tenant compte de cette différence subtile, je crois que je suis vraiment intéressé à la matrice d'interconnexions dans les gorgées, et plus précisément, sur la façon dont le bus de données sont mises en œuvre dans les différents noyaux résidant meurt.

Pourriez-vous
s'il vous plaît d'autres commentaires à ce sujet?Merci d'avance pour toute aide!.

 
Vous avez raison sur la différence entre SoP et SiP.La tendance actuelle est suivie par SiP 3D interconnects où les connexions passent par la mort.

Le plus commun est d'application pour les SiP place / puissance / taille et SI / EMC dans des puces à haute fréquence.Je ne suis pas sûr de ce que le niveau de détail que vous attendez de ce poste, peut-être que vous pouvez poser une question plus précise.

Les matrices sont habituellement faites pour
s'adapter à l'emballage et dans des conditions normales, lorsque la demande exige, ils sont tous placés dans un seul paquet.Il
n'est pas nécessaire de concevoir des bus spéciaux pour des applications telles que les interconnexions sont très courtes dans la durée et le substrat de l'emballage peut acheminer plusieurs couches avec de très petites longueurs de fournir une fonctionnalité très haute densité d'interconnexion.

Le document suivant devrait vous donner un bon aperçu de ce que SiP est et ce
qu'elle ressemble à l'intérieur.
Toshiba

Amkor est une société spécialisée dans toutes les choses IC packaging.Vous devriez les vérifier.

 

Welcome to EDABoard.com

Sponsor

Back
Top