L
lhlbluesky
Guest
J'ai conçu un amplificateur cascode replié totalement différentiel utilisé pour les ADC pipeline (1,5 bit par étape), mais il ya quelques problèmes: quand je le tester en boucle ouverte avec les idéaux CMFB (source vCVS), le GBW est 103M, le gain est de 80 cc bande passante dB,-3dB est d'environ 10kHz, mais quand je le tester en boucle fermée avec SC-CMFB, il ya quelques problèmes étranges: d'abord, mon objet design est [color = red] 15ms / s [/color], mais la la vitesse réelle est seulement de 2 ms / s ou plus, quoi que je fasse, il reste donc, je ne sais pas pourquoi? Deuxièmement, dans la phase d'échantillonnage, je veux réinitialiser Vout + et Vout-à VCM (0.9V) par le biais d'un interrupteur CMOS en phase phi1, cependant, la valeur est toujours inférieure à 0,9 V; dans le premier cycle d'horloge, il s'agit de 500mV, et il augmente progressivement jusqu'à ce que le cycle d'horloge de six ans, il atteint 890mV ou si, après cela, il reste inchangé, je ne sais pas pourquoi, aussi, d'ailleurs, lorsque je me connecte Cs et Cf au VCM grâce CMOS passer en phase phi1, la valeur est exactement 0.9V, donc, je pense que l'interrupteur CMOS est ok, mais ce qui est erroné? Troisièmement, je raccorder vin à 0.9V, vin + de 0.3V à 1.5V, alors Vref = 0.6V, Vref + = = 0.6V-1.2V.vref, n'est-ce pas? et je ce qu'il faut savoir quelle est la valeur souhaitée de Vout + et Vout-? par exemple, lorsque Vin = 1.4V +, quelle est la valeur souhaitée de Vout + et Vout-? S'il vous plaît aidez-moi, je suis vraiment confus, remercie tous.