deux d'horloge, comment trouver dont la fréquence est plus élevée?

L

littlefield

Guest
deux d'horloge, on est clocka, l'autre est clockb Je ne sais pas la fréquence d'eux si la fréquence des clocka est plus élevé que celui de clockb, la sortie est '1 'comment l'implémenter dans Verilog?
 
compter les fronts montants de chaque horloge. D'abord pour atteindre un nombre prédéfini est plus haute fréquence. Il peut y avoir d'autres façons, mais qui devrait fonctionner, et si vous connaissez les bases de Verilog il devrait être facile à coder.
 
est sortie du registre de sortie ou de combinaison? Si le registre de sortie, ce qui montre que je devrais choisir? si la sortie de la combinaison, il a pépin
 
Salut ... pense que ma solution pourrait être simple ... ont un compteur à n bits pour les deux horloges ... commencer la fois les compteurs dans le même temps ... chaque dépassement se produit dans l'un des deux réinitialiser le compteur des compteurs ... l'colck qui conduit à débordement est le plus rapide ... ce débordement pourrait être utilisé pour définir un flip-flop de sorte que l'horloge plus rapide sera connue jusqu'à ce qu'un autre débordement ...
 
Lordsathish bonne idée, mais ne vous pense ths solution est une solution superficie du terrain consommer?
 
le plus simple est la methode utilisant le détecteur de phase
 
créer 2 contre, laissez-le comptage compteur jusqu'à 10 (ou un nombre, mais doivent de plus de 2 car 2 l'horloge ne peut pas Triger au même moment), puis de comparer la valeur de sortie 2 compteurs pour déterminer ce qui est plus une. if (clka'event et clka = 1) alors cntra
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top