d'horloge de test - Compilateur DFT

[qjlsy]

Synopsys disait ce document,

Edge-sensibles scan style changement de phases de conception mixte (posedge et negedge co registre sensibles existant),

"Pour une impulsion positive, la hausse des PBIP-edge-triggered-flop doit être cadencé premier abord, car une impulsion négative, la montée de pointe-triggered flip-flop doit être cadencé premier."

Pourquoi cette règle générale, être atteints?Et ce qui devrait être fait pour assurer à cette règle?

Merci beaucoup!

 

[dr_dft]

Si je comprends bien votre question, vous décrivez les exigences de mélange posedge et negedge bascules dans le même scan chaîne.La façon ATPG œuvres, est-il valoir un scanner d'entrée, l'analyse des impulsions d'horloge.Ainsi, si votre scanner horloge est une impulsion positive (0 -> 1 -> 0), la montée se produit avant la chute de pointe.Dans ce cas, vous devez posedge flip-flops d'être à la fin du scan de la chaîne, et le negedge sur la tête de la chaîne comme ceci:

scan-in -> NFF1 -> NFF2 -> ...-> NFFn -> PFF1 -> PFF2 -> ..-> PFFm -> scan-out

Si vous inversez l'ordre (posedge avant negedge), vous constaterez que, à la limite, le posedge dernier et le negedge premier flip-flops seront Alway ont le même déplacé en valeur.

Permettez-moi de savoir si ce n'est pas clair.Je ne peux l'expliquer plus loin si vous le souhaitez.

 

[football]

Pouvez-vous décrire votre question de détails?

 

[qjlsy]

Salut, dr_dft, j'ai besoin de toi plus.

-------------------------------------------------- --------------------------------------------
scan-in -> NFF1 -> NFF2 -> ...-> NFFn -> PFF1 -> PFF2 -> ..-> PFFm -> scan-out

Si vous inversez l'ordre (posedge avant negedge), vous constaterez que, à la limite, le posedge dernier et le negedge premier flip-flops seront Alway ont le même déplacé en valeur.
-------------------------------------------------- --------------------------------------------

1.Ne pas les positions de l'NFFs et des positions des FFP «décider par fonction circuit?NFFs et FFP ne sont que le remplacement des registres non pouvant être balayé électroniquement dans le circuit.Pourrait nous modifier le chemin de la broche d'entrée à la broche de sortie?

Si oui ou non peut balayer voie non pas suivre la voie fonctionnelle d'origine?Puis, ce qui devrait faire la synthèse de DFT afin que la chaîne de numérisation peuvent répondre à nos exception, par exemple, scan-in -> NFF1 -> NFF2 -> ...-> NFFn -> PFF1 -> PFF2 -> ..-> PFFm -> scan-out

2.Oui, pour une impulsion positive, FFP premier NFFs alors dernier, cette séquence obtiendrez un même décalage en valeur s'il n'ya pas de nuages, d'autres logiques peigne entre ces 2 flip-flops.

Mais il peut être autorisé.C'est ce que je veux.

Un pluse, 2 registres ont même entrée.Si aucune asymétrie d'horloge se produire et le calendrier est ok, pourquoi pas?De sortie peut aussi être mesurée et comparée à la valeur attendue.

Si il ya des nuages logique peigne dans le milieu, 2 flip-flops mai changement a également valeur différente po

Dans l'ensemble, je pense qu'il importe de ne pas prendre n'importe quel type de séquence flip-flop.Pour les fins de test.

Pourriez-vous me donner plus d'aide?Merci beaucoup!

 

[dr_dft]

qjlsy,

J'ai besoin de dessiner des chiffres plus pour expliquer ceci.Donne-moi du temps pour cela avant que je revienne à vous.

 

[dr_dft]

qjlsy a écrit:1.
Ne pas les positions de l'NFFs et des positions des FFP «décider par fonction circuit?
NFFs et FFP ne sont que le remplacement des registres non pouvant être balayé électroniquement dans le circuit.
Pourrait nous modifier le chemin de la broche d'entrée à la broche de sortie?