diviseur PLL, l'entrée est analogique ou numérique??

K

Knack

Guest
Salut,

Dans mon étude de PLL, je fais face à une chose bizarre!Toutes les conceptions proposées nous étudions pour diviseur de boucle sont principalement les compteurs numériques bien que le signal provenant du côté VCO est sinusoïdal!
Comment vient-il?Est-ce qu'une fracture numérique correctement ce diviseur de signal sinusoïdal??

S'il vous plaît aidez-moi à supprimer ce Mistry!

Observe,
- Knack

 
Wydano now? wersj? programu Gnash - rozwijanego na zasadach Open Source odtwarzacza Flasha dla systemu Linux i BSD.

Gnash 0.8.8 mo?e by? uruchomiony jako samodzielna aplikacja lub w postaci wtyczki do najpopularniejszych przegl?darek - w tym Firefoksa i Chrome. Najwa?niejsz? nowo?ci? w tej wersji jest, jak zapewniaj? autorzy, kompatybilno?? ze wszystkimi filmami w serwisie YouTube. Ponadto...

Read more...
 
Il serait difficile de diviser le signal sinusoïdal.C'est pourquoi il est façonné en forme rectangulaire et diviseur numérique est utilisé!

 
Quelle est la fréquence de sortie du VCO et quel est le ratio de division du diviseur?

 
MSSN a écrit:

Quelle est la fréquence de sortie du VCO et quel est le ratio de division du diviseur?
 
Salut ami,

Ici, je joins un fichier pdf qui effacer votre DOUT.

Merci,

Malaisie (at) iitg.ernet.in

 
malaya.nath a écrit:

Salut ami,Ici, je joins un fichier pdf qui effacer votre DOUT.Merci,Malaisie (at) iitg.ernet.in
 
Ce que j'ai fait est de re-forme d'onde sinusoïdale à ondes carrées en utilisant comparateur différentiel.Si votre comparaison ne peut pas gérer à haute fréquence, essayez d'utiliser CML diviseur pour ralentir la sortie du VCO vers le bas, puis passer de comparaison, puis passez votre diviseur numérique.

 
Ne vous inquiétez pas, tant que votre sortie VCO peut couper à travers le numérique point porte seuil, vous pouvez capter le signal numérique réel.
Pensez à un amplificateur opérationnel à sortie analogique, mais a encore besoin de se convertir au numérique finalement.Comment, allez simplement via une mémoire tampon est suffisante.
Certains PPL si vous utilisez diff VCO, vont passer par une D2S pour le rendre unique terminé et passer par des portes logiques

 
Je peux télécharger pour vous n'importe quel IEEE papiers parlants à ce sujet ..Vient de donner les liens

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top