Doute sur les paramètres du procédé tout en lisant le manuel de la technologie 40nm

[bharadwaj.cv]

Ce sont les doutes que j'ai. Dans le manuel de la technologie, ils précisent que le processus CMOS a "Six à huit niveaux de cuivre métallique, y compris jusqu'à sept 1x détendue, 1-2x hauteur et deux de niveau métallique 6x (s)». ce qui ne 1x et 2x spécifier ici et ce qui est détendu pitch? Il dit aussi que le processus CMOS a "passivation planarisée et inter-niveaux low-k diélectriques". qu'est-ce que cela signifie? merci beaucoup,

 

[dftrtl]

S'il vous plaît pouvez-vous m'indiquer ce manuel. Merci beaucoup.

 

[soloktanjung]

En ce qui concerne le niveau inter-low-k diélectriques, il est le matériau diélectrique entre les couches de métal, voici l'explication à propos de low-k: Merci.