d'un noyau de coregenerator au format XPS

[Goudrou]

Salut,
IAM Je travaille sur la plate-forme Xilinx studio.when essayez d'ajouter "DCT" de coregenerator que la logique des utilisateurs sur le bus OPB de la GI PC la puissance du processeur obtenir d'erreur suivant.

Dct ERROR: "bloc logique 'de type' DCTD» pourrait
pas être résolu.Une faute d'orthographe nom de broche peut causer cela, un edif manquant ou ngc
fichier, ou la faute d'orthographe d'un nom de type.Symbole «dctadd» n'est pas
Pris en charge dans VIRTEXIIPRO cible '. "
i synthétisé le code dans Xilinx 8.2 et généré la netlist avec succès mais
quand j'ai essayé de mettre à jour à haut débit après avoir importé ma base DCT dans le projet que j'ai eu cette erreur.
personne s'il vous plaît m'aider à résoudre ce problème?
Merci d'avance ....

 

[shawndaking]

Je suppose que vous avez créé un XPS PCORE utilisant ce noyau DCT.

l'erreur est de traduire le code d'erreur signifie ediff de la DCT est introuvable ou n'existe.

Si vous avez généré ipcore pour le DCT puis le edn ou NGC devrait probablement être situé dans le sous-dossier netlist, le style de HDL devrait être MIX, et il devrait y avoir un fichier de données BBD dans la sous-dossier.