DVI génération d'horloge

[hanstarro]

Salut!

Je commence un dessin ou modèle DVI conseil d'administration.L'objectif est de générer des données DVI dans un FPGA.interface à un émetteur DVI à partir de Silicon Image.Il existe assez peu de formats de données à l'appui avec DVI.une liste est montrée ci-dessous.ma question est ho pour générer cette horloge pixel, allant de 52MHz à 165MHz.Quelqu'un peut-il donner un conseil?

Nous utilisons donc un V5LXT avec des fonctionnalités PLL intégrée.observe
hansHor FrRatePclk formatver [MHz] draté [Mbps]
WUXGA 1920 1200 85 281,25 6750
WUXGA 1920 1200 75 245,25 5886
WUXGA 1920 1200 60 193,25 4638
WUXGA 1920 1200 50 158,25 3798
UXGA 1600 1200 85 235 5640
UXGA 1600 1200 75 204,75 4914
UXGA 1600 1200 60 161 3864
UXGA 1600 1200 50 131,5 3156
SXGA 1280 1024 85 159,5 3828
SXGA 1280 1024 75 138,75 3330
SXGA 1280 1024 60 109 2616
SXGA 1280 1024 50 88,5 2124
XGA 1024 768 85 94,5 2268
XGA 1024 768 75 82 1968
XGA 1024 768 60 63,5 1524
XGA 1024 768 50 52 1248

 

[news]

Każdy fan gier komputerowych, który zakupił Fermi powinien zainteresować się nowymi słuchawkami firmy Razer o nazwie Orca. Producent zapewnia, że konstrukcja je...

Read more...

 

[Iouri]

I belive V5 a reprogramble PLL, de sorte que vous pouvez changer PLL paramètre sans rechargement FPGA image.Vérifiez la fiche technique.PLlease note également une certaine substance à haute résolution vous MIGH besoin d'accéder à DDR, faites attention lorsque vous ne layoutComment donc!