En route pour FPGA ADC PUCE

[roddyalan]

Salut,

J'ai été vraiment difficile pour un projet débutant.Je dois utiliser une puce FPGA et de le connecter à 4 de comparaison dans l'entrée et 8 conducteurs MOSFET de sortie.(Spartan 3E)

(1) Je suis à la recherche d'info sur la façon de lire les données du comparateur.Puis-je viens de connecter la sortie du comparateur de FPGA et ISE prog, lui demander de lire à partir de cette broche?Le comparateur est CMOS / TTL compatible, donc je suppose que nous devons utiliser LVCMOS ou LVTTL normes

(2) Puis-je simplement connecter la sortie d'une manière similaire

S'il vous plaît, aidez
Observe
AR

 

[Marcel Majoor]

(1) Votre proposition est correcte.
Vous devez vérifier vos données bancaires qui seront connectés.
FPGA Xilinx ont différentes banques (un certain nombre d'I / O regroupés), et chacune de ces banques peut être fourni avec un autre pouvoir (par exemple 2,5
V ou 3,3 V).Selon la banque d'alimentation, l'apport doit être défini (au sein de l'ISE -> Floorplan I / O / PACE) pour le type (type de tension et de la logique).
La même chose vaut pour les sorties.

(2) Si les pilotes de MOSFET ont une logique de niveau d'entrée, alors vous ne devriez pas avoir de problème (à condition que la banque l'offre est suffisante).