Ensemble Silicon Rapport RC

[research235]

Salut,

J'ai un design en déroute (à l'aide de silicium ensemble) pour commencer à laquelle
Puis-je modifier comme l'ajout de la logique supplémentaires (filets et des composants)
Je ne afterwhich placement supplémentaires (ECO) et re-route vers le «différentiel de finale de route 'dans Ensemble de silicium.Est-il
possible d'estimer la congestion - en vue de nouveaux filets être ajouté?Comment puis-je mesurer la congestion?Est-il possible d'obtenir des informations de capacité - en utilisant les fichiers DSPF qui sont écrites?Que dois-je chercher soit dans un DSPF. Ou fichier. Rspf?

Comment puis-je utiliser l'option HyperExtract tout en faisant le rapport RC - cela
d'aide?

J'ai actuellement def et déposer DSPF de conception avant la modification et la
def et déposer DSPF de conception après modification.

Toute aide serait appréciée.

Merci,
Suresh

 

[jelydonut]

Quant à la congestion ..Je ne suis pas trop sûr que je n'ai utilisé SE avec adolescents 3 de métal 0.5um bibliothèques congestion n'a jamais été un problème ..

En ce qui concerne les retards, etc.Je viens de créer un SDF et le mettre dans le simulateur Verilog pour voir le calendrier ..

RAPPORT DE RETARD FILENAME "routed.sdf";

jelydonut