S
stay_in_chaos
Guest
Bonjour tout le monde,
quand j'étais synthèse d'un design avec tool.it Xilinx a montré une erreur si je me sers d'un tableau à deux dimensions, je pense que l'outil n'est pas en mesure de comprendre la façon dont le design est écrit que c'est pourquoi il est à l'ensemencement FATAL ERROR
dans ces lignes
Le rapport d'erreur est FATAL ERROR (il montre rien d'autre)
if (count1 == 2'b00) commencent
[Ajouter magasin] [63:0] <= lbi_liga_data;
end else if (count1 == 2'b01) commencent
[Ajouter magasin] [127:64] <= lbi_liga_data;
end else if (count1 == 2'b10) commencent
[Ajouter magasin] [191:128] <= lbi_liga_data;
end else if (count1 == 2'b11) commencent
[Ajouter magasin] [255:192] <= lbi_liga_data;
Ici, je suis le stockage des données dans la mémoire de la taille de ([255:0] magasin [1023:0]
ici que les données sont en rupture de sorte qu'il n'est pas possible d'utiliser reg au lieu de la mémoire.
Pouvez-vous suggérer une certaine logique afin que l'erreur est fixé lors de la synthèse.
Merci et salutations
stay_in_chaos
Dernière édition par stay_in_chaos le 10 février 2006 8:24, édité 1 fois au total
quand j'étais synthèse d'un design avec tool.it Xilinx a montré une erreur si je me sers d'un tableau à deux dimensions, je pense que l'outil n'est pas en mesure de comprendre la façon dont le design est écrit que c'est pourquoi il est à l'ensemencement FATAL ERROR
dans ces lignes
Le rapport d'erreur est FATAL ERROR (il montre rien d'autre)
if (count1 == 2'b00) commencent
[Ajouter magasin] [63:0] <= lbi_liga_data;
end else if (count1 == 2'b01) commencent
[Ajouter magasin] [127:64] <= lbi_liga_data;
end else if (count1 == 2'b10) commencent
[Ajouter magasin] [191:128] <= lbi_liga_data;
end else if (count1 == 2'b11) commencent
[Ajouter magasin] [255:192] <= lbi_liga_data;
Ici, je suis le stockage des données dans la mémoire de la taille de ([255:0] magasin [1023:0]
ici que les données sont en rupture de sorte qu'il n'est pas possible d'utiliser reg au lieu de la mémoire.
Pouvez-vous suggérer une certaine logique afin que l'erreur est fixé lors de la synthèse.
Merci et salutations
stay_in_chaos
Dernière édition par stay_in_chaos le 10 février 2006 8:24, édité 1 fois au total