Est-LEDA commandes soutien Synopsys comme «set_false_path?

W

wufei

Guest
Il ya un trop grand nombre (> 6k) avertissements avec une règle (C_1202)
la plupart de ces avertissements ne sont pas utiles

comment puis-je choisir ceux utiles dans le rapport?
c'est-à-dire, comment puis-je couper les avertissements inutiles d'une manière simple?

Je veux juste voir certaines voies, peut set_false_path travail?

 
Salut,

Vous pouvez désélectionner une politique ou d'une règle par la syntaxe suivante:

" in the config.tcl file where you are mentioning the rules.If you dont have one, you can have one and put this in that file and mention this with "-config" option.

"Rule_deselect-politique-jeu de règles pendules règle C_1202 LEDA"

dans le fichier config.tcl où vous êtes citant le rules.If vous ne possédez pas, vous pouvez avoir un seul et mettre ceci dans ce fichier et le mentionner avec "-config" option .

En ce qui concerne false_path, vous pouvez mentionner les fausses pistes dans la partie ". DDC fichier" ["set_false_path ...; se référer à leda_user guide pour la syntaxe exacte"], et donnera aux read_constraints option *. sdc.

 
Je vous remercie, downloadman.
si je peux utiliser set_false_path dans un fichier de la DDC à la vérification de désactiver LEDA sur un certain chemin dans une conception RTL?
J'ai lu leda Guide d'utilisation, et le vérificateur de la DDC ne peut vérifier la syntaxe de la DDC, différents entre deux fichiers ou les fichiers SVF DDC.
J'ai pensé que Leda n'avez satisfaire mes besoins, je me trompe?
Je ne veux pas couper tous les avertissements ou erreurs avec C_1202<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />
 
wufei a écrit:si je peux utiliser set_false_path dans un fichier de la DDC à LEDA désactiver la vérification sur un certain chemin dans une conception RTL?

 
Salut wufei,

Vous pouvez donner le fichier d'entrée de la DDC a fourni ce Shitansh aide de la commande.
LEDA répond à l'exigence concernant ur fausse route.
Vous pouvez utiliser l'interface graphique au lieu de l'option de ligne de commande, où u peut obtenir de l'aide facilement.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />
 
Salut downloadman
Salut shitansh
Ces lignes de commande «read_verilog analyser read_vhdl 'ne peut pas compiler du tout
current_design set_false_path «seulement» peut travailler
mais il ne s'est rien passé<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Triste" border="0" />LEDA 2008,06

 
Au lieu d'utiliser des règles C_1202 * NTL_CDC règle de contrôle de la CDC.Vous pouvez trouver des infos il ABT à $ LEDA_PATH / doc / pol_cdc.pdf.

Leur dernière version est C2009.06 ...contacter le support pour les instructions installtion mai.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top