Estimation Logique en FPGA?

[nagraj]

Comment peut-designer estimer approximativement nombre de macrocellules besoin, une fois la conception est prêt ...?

 

[news]

W każdy drugi wtorek miesiąca Microsoft wypuszcza poprawki systemowe, związane głównie z bezpieczeństwem (tzw. Patch Tuesday). Aby ułatwić pracę adminom mającym pod kontrolą wiele maszyn, otwarto sieciową usługę myBulletins.

Read more...

 

[Davorin]

Hmm .. don'understand votre question ...

Pour moi, un dessin ou modèle est prêt quand il est synthétisable et ensuite votre logiciel vous dit à la fin quelles sont les ressources dont elle a besoin (o;

Ou suis-je raté quelque chose?

 

[nagraj]

Davorin a écrit:

Hmm .. don'understand votre question ...Pour moi, un dessin ou modèle est prêt quand il est synthétisable et ensuite votre logiciel vous dit à la fin quelles sont les ressources dont elle a besoin (o;Ou suis-je raté quelque chose?

 

[Davorin]

Vous pouvez dessiner des schémas premier, mais jamais faire toute la conception de PCB, avant la mise en œuvre FPGA (o;

Vous pouvez effectuer les opérations suivantes:

1.Choisissez toujours un paquet qui correspond plusieurs appareils avec Les différents comme par exemple ep1c3t144 qui peut être remplacé par ep1c6t144.

2.Faites quelques essais avec des modèles simple registre / compteur de configurations et voir comment les ressources sont utilisées.Très probablement différents pour les différents fabricants.

3.Vérifier quelques notes d'application les mieux adaptées à votre demande et essayer de les synthétiser.Si votre demande est une collection de plusieurs dessins ou modèles, vous pouvez facilement ajouter les chiffres qui en résultent.

4.Convaincre les autres d'aller d'un dispositif plus large que prévu de toute façon.Conceptions FPGA peuvent apporter une dépendance et donc les gens ont tendance à vouloir tout mettre dedans ... croyez-moi (o; donc toujours bon d'avoir non seulement les GE de rechange, mais aussi certaines 20/30 Pins ...

 

[skynet]

Si vous voulez savoir comment u beaucoup de logique va utiliser ..count ur u bascule va utiliser 10% supplémentaires ....qui devrait être le faire ...Par exemple, 10 contre-bit consommer 10 macrocellules

 

[Davorin]

Ne savait pas FPGA avait macrocellules (o;

 

[skynet]

Macrocell ou LE ..ou quoi que ..c'est juste un problème de nommage ..droit???Xilinx utilisant CLB, n altera l'aide de LE .....Alors quelle est la différente entre l'architecture??vitesse??densité??quand viens à FPGA / CPLD conception, tout vient à la même question ..combien de bascule D sont nécessaires.

 

[kilone]

Davorin a écrit:

4.
Convaincre les autres d'aller d'un dispositif plus large que prévu de toute façon.
Conceptions FPGA peuvent apporter une dépendance et donc les gens ont tendance à vouloir tout mettre dedans ... croyez-moi (o; donc toujours bon d'avoir non seulement les GE de rechange, mais aussi certaines 20/30 Pins ...

 

[jacklalo020]

Salut,
Vous pouvez consulter une note d'application de Xilinx, VHDL conseils pour l'opération arithmétique, elle vous donne quelques exemples sur l'écriture de fonctions arithmétiques (additionneurs, des comparateurs ampleur, ... etc) et ils évaluent le nombre de LUT elle aura besoin.Fondamentalement tonne somme de deux nombres décrits avec 4 bits par exemple, sans prendre soin de déborder, vous avez besoin de 4 LUT.Vous pouvez faire l'estimation de même pour les autres blocs que vous avez dans votre conception.
Espérons qu'il vous aidera

 

[nagraj]

[quote = "jacklalo020"] Salut,
Vous pouvez consulter une note d'application de Xilinx, VHDL conseils pour l'opération arithmétique, elle vous donne quelques exemples sur l'écriture de fonctions arithmétiques (additionneurs, des comparateurs ampleur, ... etc) et ils évaluent le nombre de LUT elle aura besoin.Fondamentalement tonne somme de deux nombres décrits avec 4 bits par exemple, sans prendre soin de déborder, vous avez besoin de 4 LUT.Vous pouvez faire l'estimation de même pour les autres blocs que vous avez dans votre conception.
Hope it help you [/ quote]

Cela semble être intéressant de pouvoir vous envoyer le lien s'il vous plaît ou les données de recherche à fournir dans Xilinx ... la recherche a donné beaucoup de résultats avec vos astuces ..

 

[ashishjindal76]

salut

Après l'Université ont synthétisé la conception ur l'outil de synthèse donne u le rapport complet au sujet des ressources qu'il avait utilisé

au revoir
Ashish