Expliquez-moi la théorie de fonctionnement yo testeur pour le concept DFT

H

hezhengrong

Guest
Salut

Qui peut me donner une spécification claire sur le concept de DFT: Je sais que lorsque la synthèse, vous pouvez laisser l'outil à insérer scan-dire faire le FFS devenir le numéro du scan des chaînes, ce qui rendra l'outil ATPG à coder.

Donc, mon questionis, l'ATPG va générer le modèle pour la conception, ce modèle ne sera utilisé dans testeur?parce que je ne comprends pas la théorie de fonctionnement testeur.

Merci beaucoup et à attendre la réponse.

Cordialement

 
ATPG va générer la mire de test pour votre conception.Ces données d'essai seront utilisés par votre appareil de contrôle dans le processus de test.Tester donnera ce modèle à votre puce par port d'entrée / sortie avec son horloge.

 
Il ya un bon livre très en DFT,
by Abrahmvicci .

Système numérique d'essai et de conception vérifiables

par Abrahmvicci.
passer par là,

 
Départ pour un pdf sous le nom atpg_gd.pdf ..... pourrait être utile

 
Citation:

Il ya un très bon livre de DFT,

Système numérique d'essai et de conception vérifiables par Abrahmvicci.
 
Le testeur différents besoins différents format modèle de test, alors avant que vous avez généré le modèle d'essai pour tester, vous devez fournir Son format;

 
Aller aux liens DFT sur http://www.design-for-test.com
Rechercher dans des cours DFT, et vous découvrirez de nombreux documents de bonnes classes d'essai différents offerts dans des universités différentes.
Un des meilleurs jeu de documents, est étonnamment, de National Tsing-Hua Université de Taiwan

 

Welcome to EDABoard.com

Sponsor

Back
Top