FIFO avec une double conception de l'horloge

[RTL2GDSII]

J'ai besoin d'un code synthétisable pour FIFO avec horloge double (une entrée clcok. La production d'un autre domaine d'horloge).
N'importe qui peut vous aider?

 

[it_boy]

Découvrez la suite ..
http://www.geocities.com/deepakgeorge2000/vlsi_book/Asynch1.pdf
http://www.geocities.com/deepakgeorge2000/vlsi_book/async_fifo2.pdf

 

[Allegro]

Il est utile
Désolé, mais vous devez vous loguer pour voir cette pièce jointe