FPGA chargement de ROM

M

meetspraveen

Guest
Salut,
quelqu'un peut-il m'expliquer, comment FPGA est chargé à partir ROM automatiquement à la mise sous tension?
ExpLAN la logique?

 
Praveen Salut,
Le FPGA entre en mode JTAG, c'est pris en charge par le PC Power Chip.Une fois que le JTAG est activée, le FPGA est configuré sur l'information présente dans la ROM ou FLASH.Une fois que le FPGA est configuré puis JTAG est désactivé et le FPGA entrée en fonctionnement normal

Si vous toute u doute peut demander
Merci et salutations
satyakumar

 
Salut Satya
Il ya donc PowerPC, qui lui permettent de charger jtag PowerPC puce located.on FPGA.where moyens?

 
Praveen Salut,
Dans le PowerPC FPGA est présent, il peut être externe dans certains ancienne version FPGA généralement il est livré avec Flash

 
Satya Salut,
PowerPC est alors intégré dans tous les FPGA, wat sont les autres ouvrages de l'intérieur powerPC FPGA? si PowerPC est mis comme un noyau?

Ou
PowerPC viendra comme periperal de FPGA (FPGA »à l'extérieur)? Est-il relié en conception de cartes?

 
Le fichier joint est le raccordement de bal avec FPGA et l'accès FPGA avec bal.vérifier qu'il est utile

en ce qui concerne
Raj
Désolé, mais vous avez besoin de connexion pour voir cette pièce jointe

 
Praveen Salut,
Le document envoyé par rajsrikanth explique clairement comment une configuration est chargée de FPGA et la logique connexes.
Il est inutile de maintenir le PowerPC côté des FPGA, sa fonction principale est la configuration de FPGA.Si nous prenons PROM sa taille est grande et desipates quantité considérable d'énergie pendant l'exécution.Ainsi, ses déchets de garder à l'intérieur du FPGA.Mais dans la version récente de FPGA la PROM est intégré, c'est posible, après avoir réduit certains inconvénients.

 
remercier Satya n rajsrikanth u suis maintenant clair.

 
La pièce jointe est supprimée.
Quelqu'un peut-il pl le transférer de nouveau

Kinjal

 
Voici la pièce jointe ..

# 908011 http://www.edaboard.com/viewtopic.php?p=908011Ajouté après 2 minutes:si la recherche de quelques autres accessoires ... kidly réponse avec des détails

 
xapp482.pdf décrit une situation particulière - le téléchargement de code de programme de PROM dans la CPU à l'intérieur du FPGA.Cependant, la plupart des FPGA n'ont pas intégré CPU (comme PowerPC), et la plupart des projets FPGA ne pas utiliser de processeur soft core (comme MicroBlaze).

La plupart des FPGA télécharger leur configuration en série à partir d'une PROM flash spécial qui est conçu pour parler à un type particulier de FPGA.(Le-à-FPGA connexion PROM n'est pas JTAG.) Certains FPGA peuvent télécharger leur configuration à partir d'un parallèle PROM ordinaires en utilisant l'adresse ordinaire et les lignes de données.Voici quelques PROM de configuration Xilinx:
http://www.xilinx.com/products/silicon_solutions/proms/index.htm

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top