FPGA GCLK signal de l'> Ne pas utiliser comme IO normal?

Z

ZFDok

Guest
ERREUR: Pack: 1107 - Impossible de combiner les symboles suivants dans un seul IOB
composante:
Symbole PAD "CpuData" (Pad Signal = CpuData)
BUF symbole "CpuData_ibuf" (signal de sortie = rsda)
Chacune des contraintes suivantes spécifie un site physique illégal pour un
composante de type IOB:
Symbole "CpuData» (LOC = P88)
S'il vous plaît corriger les contraintes en conséquence.

J'utilise le xc2s15, la goupille 88 est GCLK en place, mais 2i voulez l'utiliser comme un signal-je normal,
mais le dessin n'est pas passé compilation, qui peut m'aider à vérifier l'erreur?
Désolé, mais vous avez besoin de connexion pour voir cette pièce jointe

 
Je n'ai pas de Spartan-2 trucs installés pour tenter votre projet, mais si vous souhaitez utiliser CpuData comme une entrée ordinaire, puis votre fichier UCF ne devrais probablement pas dire "BUFG = CLK".

 
dans xc2s15 P88 broche peut être utilisée comme GCK ou tout autre signal d'entrée.
il ne peut pas être utilisé comme un ot de sortie I / O broches.
vérifier la fiche technique
http://direct.xilinx.com/bvdocs/publications/ds001_4.pdf

ur de ucf fichier je vois le signal CpuData est contrainte que l'horloge mondiale qui est faux
changer la ligne suivante dans ucf
NET "CpuData" LOC = "P88" BUFG | = CLK;
à
NET "CpuData" LOC = "P88";

 
Oui, j'ai utilisé "NET CpuData LOC = P88;" dans mon *. ucf fichier, il ne compile pas passé à, il apparaît le message d'erreur:
ERREUR: Pack: 1107 - Impossible de combiner les symboles suivants dans un seul IOB
composante:
Symbole PAD "CpuData" (Pad Signal = CpuData)
BUF symbole "CpuData_ibuf" (signal de sortie = rsda)
Chacune des contraintes suivantes spécifie un site physique illégal pour un
composante de type IOB:
Symbole "CpuData» (LOC = P88)
S'il vous plaît corriger les contraintes en conséquence.
echo47: êtes-vous utiliser la compilation ISE passé?

 
Je crois que vous ne pouvez connecter un BUFG aux entrées GCK sur les 2 Spartan.Le IBUF, que ce soit créé par vous ou XST est mappé à un IOB, qui n'existe pas sur les broches d'horloge des 2 Spartan.

 
ZFDok, je ne peux pas compiler votre projet parce que je n'ai pas installer Spartan-2 avec mon ISE.Le programme d'installation ne fonctionnent plus parce que j'ai mis à jour ISE avec un Service Pack.Désolé!

tkbits, c'est un bon argument.

But I guess that's true only if you apply this workaround:

Page 3 de la Spartan-2 produit spec DS001-1.pdf dit ceci: Les quatre épingles horloge mondiale sont utilisables en tant qu'utilisateur supplémentaires I / Os lorsqu'il n'est pas utilisé comme une épingle horloge globale.
Mais je suppose que c'est vrai que si vous appliquez cette solution de contournement :
http://www.xilinx.com/xlnx/xil_ans_display.jsp?getPagePath=21819

ZFDok, essayez-le!

La documentation Xilinx a un certain nombre claire / questions confus comme ça.

 
Le synthétiseur détecté un signal utilisé comme source d'horloge, de sorte qu'il les synthétiser comme bufclk.
Une fois que vous passez à la mise en œuvre, ISE constate qu'une bufclk ne peut pas être mis sur cette broche.

vient de charger le synthétiseur (dans votre code source) ne pas utiliser un bufclk pour ce signal.
Cela peut être fait en utilisant le buffer_type attribut, précisant IBUFG lieu de BUFCLK.
au revoir
Alba800

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top