K
kolopipo
Guest
Salut à tous,
Je fais un projet en utilisant FPGA DE1 bord.J'ai quelques questions:
1) Est-il possible de concevoir des modules en C / C dans SOPC / Nios utilisant Nios IDE ou EDS?J'avais lu le site web d'Altera mais j'ai encore la confusion et doute quant pouvez utiliser C / C .
2) Est-il possible de mettre en uvre une conception de haut niveau dans Altera qu (at) rtus II où il est un mélange de modules par SOPC / Nios et Verilog / VHDL modules?Pour être plus précis, je peux écrire une conception en C / C pour Nios et l'instancier dans mon dessin au Qu (at) rtus II.
Je vous remercie à l'avance.Je suis encore confondre, même si j'avais lu beaucoup sur le sujet.S'il vous plaît aider.
Je fais un projet en utilisant FPGA DE1 bord.J'ai quelques questions:
1) Est-il possible de concevoir des modules en C / C dans SOPC / Nios utilisant Nios IDE ou EDS?J'avais lu le site web d'Altera mais j'ai encore la confusion et doute quant pouvez utiliser C / C .
2) Est-il possible de mettre en uvre une conception de haut niveau dans Altera qu (at) rtus II où il est un mélange de modules par SOPC / Nios et Verilog / VHDL modules?Pour être plus précis, je peux écrire une conception en C / C pour Nios et l'instancier dans mon dessin au Qu (at) rtus II.
Je vous remercie à l'avance.Je suis encore confondre, même si j'avais lu beaucoup sur le sujet.S'il vous plaît aider.