fréquence division

S

scorpionss22

Guest
salut tous
Je veux savoir comment puis-je diviser la fréquence par le biais de flip flop
en attente de votre réponse

 
Le flip-flop change d'état (haut-bas ou de bas à élevé -
c'est la moitié d'un cycle) pour chaque cycle de son horloge, ce qui donne une division par deux mesures.Plus d'informations peuvent être mis en cascade en cas de besoin.

Voir:

http://www.play-hookey.com/digital/frequency_dividers.html
http://web.cs.mun.ca/ ~ paul/cs3724/material/web/notes/node15.html

À la vôtre,
FoxyRick.

 
l'utilisation de connecteurs aviation électronique avec un mélange de pins et de câble coaxial, mais que l'on ne connaît pas pour moi

 
Un simple JK FF par exemple se faire.
Il suffit de lier le J et K de la logique "1".
Tie le signal d'entrée à l'entrée CLK de la FF.
That's it.
Q et Q \ fournira 1 / 2, la fréquence d'entrée.

 
Sélection de ratios de division de fréquence peut être réalisé avec un taux multiplicateurs eg.TTL 74167, il existe des équivalents CMOS.La fréquence d'être divisés doit être au moins dix fois le taux de production.

 
essayez cette méthode:
(Supposons que le signal d'horloge est "clk1" et une avec 1 / 2 de sa fréquence est "clk2"):

si rising_edge (clk1), puis
clk2 <= pas clk2;
fin si;Ceci va générer un "clk2" signal avec 1 / 2, la "clk1" fréquence.

Apprécier

 
oui, plus de la fréquence divider sont fabriqués à partir de flip / flop, mais f / f est logique d'appareil qui ont des niveaux d'entrée et de sortie et ont une limite de vitesse de la technologie
qu'ils ont fait à partir de.
si vous voulez diviser la fréquence rf puis vous avez d'amplifier le signal à la logique et le droit de choisir f / f qui peut
s'occuper de votre gamme de fréquences.
division par deux ou multiple de deux est simple cascade de f / f étapes, si diviseur est autre que la conception logique séquentielle (state machine) serait employée (également, ils sont f / fs) ..

 

Welcome to EDABoard.com

Sponsor

Back
Top