V
vjabagch
Guest
J'ai essayé d'obtenir une ligne diagonale à apparaître sur mon écran en utilisant un Virtex 5 (V5LX110T) conseil d'administration. Il a une puce SRAM externe ZBT dont je me sers comme un tampon de trame. Jusqu'à présent, j'ai écrit une série d'incrémentation séquentielle des valeurs de données à des emplacements mémoire séquentielle et ont été en mesure de les relire en utilisant ChipScope. Je peux vérifier que les valeurs lues sont de retour incrémentation. Lorsque je connecte mon contrôleur de SRAM à un module de RAM double port je ne peux pas écrire correctement (zéro) les valeurs de données à l'DPRAM. J'ai vérifié ChipScope et la validation d'écriture est toujours élevé qui est censé être élevé quand je relire une valeur non nulle de SRAM. Par conséquent, je vois un pixel de défilement sur une ligne de mon écran. Je gère mon SRAM à 100MHz et de l'écriture à la DPRAM à 100MHz. Mon horloge de lecture sur mon ram double port est de 25 MHz (fréquence d'horloge pixel). Est de 100 MHz trop vite pour les FPGA? Même à un rythme plus lent 12,5 MHz (1 / 8 de la vitesse) Je vois que le pixel de défilement sur mon moniteur et pas une ligne diagonale statique. Aussi je me demandais si les Rams édifice pourrait être utilisé à la place de la SRAM pour tamponner l'image vidéo? Je vous remercie de l'aide.