Générer retard initial après que le dispositif est programmé.

[param]

Salut à tous,

Quelqu'un peut-il suggérer à fournir les meilleurs délais après l'CPLD est programmé.
Ma logique est de travailler au bout de 3 ms une fois l'appareil est programmé.
Est-il de bonnes pratiques pour générer le compteur de 3 ms, attendre et ensuite déclencher la
signaux de conception ou y at-il des paramètres dans le compilateur (QU (at) rtus II) de prévoir que les délais / sondage aucune broche de programmation?

Merci d'avance

 

[btminzon]

Hey Param, vous pouvez concevoir une capacité ou une résistance / condensateur de charge / décharge, en 3ms.Vous pouvez utiliser la courbe de décharge de condensateur, et voir quand atteindra TTL ou CMOS logique '1 'ou '0' en 3 ms.Vous pouvez fournir une résistance aussi à être plus rapide ou plus lent.Bonne chance

 

[Saikat]

Deux wayouts possible de myside,

1.Gardez le signal de réinitialisation a affirmé pour 3ms.
2.Appliquer après 3ms horloge de programmation de l'appareil.

Les deux méthodes sont possibles si vous contrôlez l'horloge et le signal de réinitialisation à partir d'un microcontrôleur / processeur.

 

[param]

Salut,
Je ne suis pas en utilisant toute remise à zéro externe.