Garder les avertissements se que I / O n'est jamais utilisé

[jjplaw]

Salut,J'essaie de synthétiser mon code qui est un wrapper de matériel entre deux codes VHDL autre source, mais je reçois l'avertissement suivant:

/ <input/output_name> D'entrées-sorties ne sont jamais utilisés.Ce port sera préservée et à gauche sans lien si elle appartient à un bloc de niveau supérieur ou elle appartient à un sous-bloc et la hiérarchie de ce sous-bloc est préservée.

Je crois qu'il est causé par la façon dont j'ai codé mon processus.Un exemple est illustré ci-dessous.Le code source complet peut être téléchargé ici
http://www.4shared.com/file/102142973/194de466/HardwareWrapper.html

processus (DMA_SEL, DMA_RENi, DMA_WENi, CLK)
commencer
si DMA_SEL = x "0" puis
<= Input_1_en DMA_RENi;
d'autre <input_1_en = 'Z';
fin si;

si DMA_SEL = x "1", puis
<= Input_2_en DMA_RENi;
d'autre <input_2_en = 'Z';
fin si;

si DMA_SEL = x "2" puis
<= Input_3_en DMA_RENi;
d'autre <input_3_en = 'Z';
fin si;

si DMA_SEL = x "0" puis
<= Output_1_en DMA_WENi;
d'autre <output_1_en = 'Z';
fin si;

si DMA_SEL = x "1", puis
<= Output_2_en DMA_WENi;
d'autre <output_2_en = 'Z';
fin si;
processus de bout;

J'ai essayé de séparer tous les cas-endif dans le processus différents, mais il montrait toujours la même question.Quelqu'un peut-il me guider sur la façon dois-je résoudre ce problème?L'emballage du matériel relie un contrôleur DMA et une composante avec 3 entrées et 2 sorties.Le contrôleur DMA sera ni lire ni écrire dans les I / Os de / vers un bus inout selon le canal DMA sélectionné et la direction DMA.

canaux DMA 0 - 1 entrée, 1 sortie
canal DMA 1 - entrée 2, la sortie 2
canal DMA 2 - entrée 3

 

[shanmugaveld]

Salut,
Si u mettre n'importe quel port pour un module (input) et si u ne sont pas utilisés à l'intérieur que u module obtenir ces mises en garde.

ex
R: Dans std_logic;
b: en std_logic;
c: std_logic à;

c <= b;

ici "a" n'est pas utilisée si u obtiendra-dessus des avertissements ..

Supprimer un port u peut alors éviter l'avertissement