Gaters horloge> ASIC -> FPGA conversion

[joc_06]

Salut,
Im sûr que ce soit un sujet populaire, mais Ive eu des problèmes avec elle récemment.

Notre horloge Gater ASIC a un verrou dans sa conception.

Code:

/ / Ou

attribuer gentp = genp | scanen;

/ / Ou instatntiation/ / Latch:

@ toujours (ou lclkp gentp)

if (lclkp ~) <= genlp gentp;

/ / Instatntiation Latch/ / Et

attribuer gclkp = genlp & lclkp;

/ / Et instatntiation

 

[joc_06]

http://toolbox.xilinx.com/cgi-bin/forum?13 (at) 19.OdLGacR7j1T.2 @. eea0207 / 5

Voici une bonne page sur Gaters horloge dans FPGA

 

[cfriend]

joc_06 a écrit:

h ** p: / / toolbox.xilinx.com / cgi-bin / forum? 13 (at) 19.OdLGacR7j1T.2 @. eea0207 / 5Voici une bonne page sur Gaters horloge dans FPGA