glitches & effet sur le circuit synchrone?

Il suffit de ne pas utiliser la logique pour l'horloge glitchable dépendants.

 
Wow, êtes-vous dire que vous avez une horloge Glitchy?Votre question n'est pas claire.Vous ne pouvez pas avoir des failles dans les heures et il faut toujours respecter le cycle de service que vous spécifiez dans la synthèse.

 
ma question ne portait pas sur glitches dans clk.it été sur des failles dans les entrées

 
N

nikhilindia85

Guest
Le hic ne touchent le circuit de synchronisation? wat t-il si le calendrier ne marche pas atteint en raison de pépin?

 
Si le chemin est à flop flop alors toute logique entre les flops peuvent être trafiqués.Glitches sont présents naturellement dans la logique (à moins que le circuit est spécialement conçu pour ne pas produire de pépins) et si le calendrier n'est pas respecté, alors vous avez trop de retard de logique.Cela n'a rien à voir avec le glitch.

 

Welcome to EDABoard.com

Sponsor

Back
Top