Hausse du seuil de tension (Vt) d'allumer un PMOS

[joyce2002]

J'ai rencontré une mauvaise PMOS qui exige 1.2V (Threshold Voltage) pour allumer par rapport à une bonne PMOS qui ne requiert que 0,7 V (Threshold Voltage) pour activer, dans un de mes analyse de défaillance sur un dispositif FPGA.

Je voudrais savoir quelle est la cause profonde qui peut provoquer le PMOS pour allumer à une puissance plus Vt.Could-ce dû à la longueur du chenal entre drain et source?Lorsque la longueur du canal augmente, la résistance augmente aussi, ainsi, plus la tension est nécessaire à la conduite de la fuite des électrons à la source?Finalement, le VT est plus élevé pour que le transistor à activer.

 

[A. Anand Srinivasan]

elle est liée au dopage du substrat bec charge appliquée doit être mis en miroir pour que le canal pour former ...

 

[joyce2002]

Salut,

Pourriez-vous expliquer davantage à ce sujet?
Qu'entendez-vous par une charge appliquée doit être mis en miroir pour que la chaîne de se former?

 

[AVIANO]

J'ai utilisé un (NMOS IRFZ44N) qui a un Vt de 4V.

 

[A. Anand Srinivasan]

des quantités égales d'accusation n'a pas à présenter sur les deux côtés de la silicondioxide porte pour que la couche d'inversion de devenir un canal ...

 

[dineshbabumm]

joyce2002 a écrit:

J'ai rencontré une mauvaise PMOS qui exige 1.2V (Threshold Voltage) pour allumer par rapport à une bonne PMOS qui ne requiert que 0,7 V (Threshold Voltage) pour activer, dans un de mes analyse de défaillance sur un dispositif FPGA.Je voudrais savoir quelle est la cause profonde qui peut provoquer le PMOS pour allumer à une puissance plus Vt.Could-ce dû à la longueur du chenal entre drain et source?
Lorsque la longueur du canal augmente, la résistance augmente aussi, ainsi, plus la tension est nécessaire à la conduite de la fuite des électrons à la source?
Finalement, le VT est plus élevé pour que le transistor à activer.

 

[hung_wai_ming@hotmail.com]

U peut expliquer en détails sur la configuration de votre test et comment vous avez trouvé le Vt est de 1,2?

On dirait que vous faites principalement de conception analogique et si certains de vos conclusions vous confondez mai et j'aimerais en savoir plus sur votre configuration de test.

FPGA est une chose intelligente, ne devrait pas avoir des effets **** comme vous dites, et où avez-ce transistor localiser?L'intérieur d'un amplificateur opérationnel, comparateur ou logique?