HDL codage pour la synthèse

U

uxarkirnamak

Guest
Bonjour!

J'ai de l'étude de l'électronique et l'utilisation de Synopsys Digital Design Flow.

RTL coding style for achieving the best results!

J'ai lu que le style de codage HDL influe beaucoup sur le circuit qui est synthétisée dans la conception du compilateur et dans le but de concevoir un système efficace, il faut savoir le droit de
RTL style de codage pour atteindre les meilleurs résultats!Mais, malheureusement, je ne connais pas de bon manuel ou un livre qui fournit des lignes directrices pour le codage Verilog synthèse avec Design Compiler.S'il vous plaît aider à trouver ou partager des informations à ce sujet!

Merci d'avance!

 

Welcome to EDABoard.com

Sponsor

Back
Top