High Freq ADC Design

[ssxjy]

Salut, je suis en train de concevoir un CAN avec 8bit 2GS spécifications / s avec une consommation électrique minimale.Le processus est 0.13um BiCMOS.Je suis en train de chercher des documents et a constaté que certains groupes de pliage utilisé pour réaliser une interpolation > 1G à la résolution 8bits.Est-F I, le seul moyen possible pour atteindre les spécifications ou il ya de meilleures façons de le faire?Mais à quand une référence pour moi s'il vous plaît?

Merci!

 

[rfsystem]

Voici quelques règles de mise à l'échelle à considérer:

Une échelle de flash par une base de 8!

P (flashADC) ~ 8 ^ n

Pourquoi?.Nombre de comps par 2 ^ n.La superficie de chaque par (2 ^ n) ^ 2 = 4 ^ n.

Vous pouvez considérer que la pesée ADC processus en utilisant les pondérations imprécises et un équilibre bruyant.Si vous prenez une décision binaire qui remplacera le poids que vous pouvez faire des erreurs, tant le rapport d'échelle entre le poids est inférieur à 2.Qui tolère également la décision bruyant.Après log (résolution) / log (racine) étapes vous arrivez avec un esemble de poids.Si vous connaissez tous les numéros du poids que vous avez terminé.

L'architecture la plus efficace est le SAP.Vous avez besoin d'un comparateur et des mesures minimales.Mais vous devriez le dimensionnement des casquettes pas sur l'adéquation!Puis:

(OptimumADC) n ~ P

Les exercices sont actuellement en travaux dans l'industrie et la recherche universitaire.