Hold question violation temps?

D

dspti

Guest
Salut à tous,

Une question: s'il ya une violation de la durée de rétention, ce qui s'est passé sur le signal de sortie?

Si le temps d'installation violé, sortie du registre sera retardé d'un cycle.Je suis confus par cette violation tenir ..

Voir ma forme d'onde ci-joint!
Désolé, mais vous avez besoin de connexion pour voir cette pièce jointe

 
Salut,
Comment garantir que ur ur obtenir les données de l'horloge prochaine ..
Ce n'est pas toujours vrai si ur obtenir les données ou non .. cela dépend de la stabilité des données ..

Voilation est sain d'esprit à la fois pour l'installation et détient ..
S'il vous plaît revenir si mauvais ami

- Satya

 
Satya Salut,

Donc ce que vous entendez à la fois de ces deux types de vioaltion sont les mêmes résultats - signal de sortie instable ...parfois retardé parfois non.

Mais si je veux mesurer le temps d'installation et temps de maintien sur le testeur,
Motif passé tout d'abord, puis je vais passer les données d'entrée pointe près du bord échantillon d'horloge jusqu'à ce schéma n'a pas ..puis j'ai mesuré ces deux bords eu le temps de configuration des paramètres ..

La question est comment puis-je attendre l'état a échoué, si vous l'avez dit ce ouput est instable lorsque l'installation ou Hold temps violé ..

 
Salut

Dans les deux cas, il ira dans l'Etat matastable, comme u définie sous la forme d'onde, comme la production restant à l'état haut, même après l'installation voilated et maintenez-temps.
En général, il ne se fera pas, soit de sortie peut aller dans l'état haut ou bas état après un certain temps la résolution, cette fois la résolution dépend de nombreux facteurs comme la technologie ainsi que le temps de montée du signal d'entrée.Ainsi, il est undefined jusqu'à ce front d'horloge suivant arrive.Mais il ya une différance interms de résoudre le programme d'installation et maintenez voilations temps,
si le temps d'installation est voilated devez alors u à réduire de façon combinatoire retard ou d'augmenter le jeu en ajustant période d'horloge, alors que la durée de maintien peut être fixé par avance l'horloge ou de retarder le signal de chemin de données à l'égard de front d'horloge.ces problèmes temps de maintien peut être fixé, même après mise en page, mais le temps d'installation n'est pas comme ça.

Si vous avez des doutes encore garder annonce.

Merci

 
Peut-être que ce n'est pas évident de cette question,

J'ai besoin de savoir l'état de l'installation et violé temps de maintien.
Mais j'ai trouvé ces deux conditions peut-être les mêmes résultats,

Je déplace les données à la fine entrée près du bord échantillon d'horloge jusqu'à ce que l'état n'a pas rencontré.
puis j'ai mesuré le moment.-> En supposant que c'est le temps d'installation.

Après ce changement, je les données d'entrée pointe dans la direction opposée à proximité de front d'horloge n'a pas rencontré l'état jusqu'à ce que, puis j'ai mesuré le moment.-> C'est le temps de maintien.

Si ces deux conditions sont pas identiques ou non?Ajouté après 18 minutes:Salut à tous,

Voici la description détaillée de cette question?

Pourriez-vous m'indiquer la forme d'onde de sortie exacte de ces situation deux?

Merci,
dspti
Désolé, mais vous avez besoin de connexion pour voir cette pièce jointe

 
Je pense que la production sera évalué à corect niveau logique, mais les augmentations de temps à résoudre.Ceci peut être compris à partir de la courbe de charectristic inverseur.
Le temps de résolution fait augmenté augmenter le temps de la production.

 
Salut,
Je peux vous expliquer une chose Ur transfert de données à voilate l'installation et les conditions de détenir,

Mais je ne suis pas sûr période d'horloge ABT, Si ce n'est plus de voilation après également la sortie atteindra un état stable nous ne pouvons pas attendre qu'il soit, il peut être faible ou élevé.

Il n'y a pas stable état spécifique pour l'installation ou de détenir voilation ..

Je pense que u configuration msure dévers / h tenir voilation par simulation w / u jusqu'à voir le excat horloge d'échantillonnage WRT.

Mais dans la simulation au niveau Gate il donne l'voilation excact par la façon dont le temps pour les deux voilations ..
Ne pas confondre pense que pendant un certain temps ..

- Satya

 
Satya Salut,

Il s'agit d'un cas réel rencontré dans mon travail, mais je ne comprends pas très bien à ce sujet ..

La vérité, c'est la période d'horloge est très supérieure à l'installation et maintien de chronométrage.
Lorsque j'ai mesuré ce moment sur le testeur avec argent réel ...
Il doit être faible ou élevé ..mais ne pas être «unstable» ---

Let's par exemple avec le calendrier d'installation,
En supposant que ces épingles moment deux est inférieur à 3.5ns, alors patron toujours échoué ..Parce que je m'attendais à la valeur est 'H', mais la valeur réelle est 'L' ...

si c'est OK, alors je peux dire lorsque le calendrier d'installation violé la sortie sera retardée d'un cycle.De même pour les temps de maintien ..

Je suis confus beaucoup ...

Merci

 
Vous devez mettre biais d'horloge dans votre esprit afin de comprendre ce qui est Hold violation temps.Votre chemin de données peut être plus courte que votre biais d'horloge pour faire tenir violation temps passe.

 
Salut,
Pour ur voilation configuration disant que l'obtention de données de l'horloge prochaine ..
Cela signifie par horloge suivante les données peuvent être régler à un moment ..
Le temps d'installation traite de la capture flop avec le bord d'horloge suivante ..

En cas de tenir sa capture au Flop horloge wrtpresnt ..

Cela signifie donc U ne peut pas deviner le résultat de HOLD voilation ..- Satya

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top