Horloge de transmission entre 2 FPGA

[flyjuju2]

Bonjour à tous!

J'ai un projet à réaliser, à savoir le raccordement de plusieurs FPGA (Altera Conseil APEX 20KE) dans un réseau sur puce.Le principal problème que j'ai est que l'a une fréquence de 33.333MHz avec une précision de - 1 ppm.

Donc, quand je envoyer des informations (en série) entre 2 FPGA, je n'ai absolument aucune garantie quant à la synchronisation des horloges des 2 planches, et ainsi de suite les données que mon FPGA deuxième lectures.L'idée principale est donc de propager l'horloge de la 1re à FPGA tous les autres par le seul fil, c'est-à-dire la ligne de données.Pour cela, je pense à l'aide d'un codage Manchester PLL.

Le problème est que le PLL disponibles sur APEX est le conseil que "altclklock", c'est à dire juste une multiplication / division de la fréquence d'horloge inital.

Ma question est la suivante:
-Est-il possible de créer un "vrai" PLL numériques en VHDL?
Est-il d'autres moyens de transmettre en série de l'horloge?

Thansk beaucoup pour votre aide!

 

[chaiyuliang]

Tu ferais mieux utiliser des tampons d'horloge pour fournir l'horloge à tous les FPGA de votre conseil.

 

[sp]

Quelle est la connexion entre le bord de deux? ...

si elle n'est pas longue ...Je pense que la normale ba prob wouldnt fil ...Je ne sais pas si ...

et PLL en VHDL? ...PLL est stuff analogiques ...Je ne pense pas ur FPGA peut faire THT ...(Mais pointe à l'intérieur, il ya des caractéristiques PLL, Yu THT peut se multiplier n divisant le CLK)

sera horloge tampon cause certain délai entre la source et la destination voulue? ...mieux il suffit d'utiliser un fil ...

en ce qui concerne,
sp