horloge gigue en transmetteurs LVDS

Z

Zhonghan

Guest
Si les données et l'horloge de référence de l'émetteur LVDS i est très bruyant.Puis
Comment concevoir le récepteur correspondant?
J'ai exactement dire que la façon de choisir la bande passante de la boucle de récupération d'horloge.Si
j'utilise une très courte boucle normal considérations, le recoved horloge ne peut pas suivre l'horloge de référence de l'émetteur très rapidement,
ce qui peut conduire à sous-optimale de prélèvement au niveau du récepteur (évolution rapide des données,
de changer lentement l'horloge).Donc,
j'ai tendance à augmenter la bande passante de la boucle de récupération d'horloge dans la boucle.

Est-ce correct?Comment puis-je améliorer la tolérance de gigue du récepteur lorsque le jitter résultant de l'émetteur LVDS est très grand.

 
La question est de savoir si la réception des signaux LVDS fiables peuvent être récupérés dans l'oeil diagramme.Si ce
n'est pas le cas, il
n'y a pas moyen d'y parvenir sans une erreur de transmission de données.
bandwith of clock recovery circuit would give better results.

Si l'horloge de référence montre le bruit de phase, respectivement, sans scintillement, plutôt que de l'instabilité de la fréquence d'horloge avec les données relatives à la gigue de phase, faible
bande passante de circuit de récupération d'horloge donnerait de meilleurs résultats.

 
Notre demande est la LVDSR calendrier contrôleur LCD.Maintenant, si le signal LVDS peut être fiable recoverd dépend de l'alignement de degré entre le signal d'entrée et de l'horloge récupérée.La hausse / baisse de pointe et de la largeur de l'impulsion de la production de données de l'émetteur sont entièrement déterminées par l'horloge synchrone.Les bruits de la phase de données et d'horloge de l'émetteur sont apparemment liées.
lorsque nous utilisons un filtre d'horloge (par la récupération de boucle) pour un échantillon de données de bruit, le résultat
n'est certainement pas très bon.
Je pense que le passe-bas seront les effets de transfert existe toujours, quel que soit le type de topologie est adopté pour récupérer l'horloge (par exemple, la DLL / PLL basée CDR).Alors, est-il inévitable?L'augmentation de la bande passante de la boucle peut permettre à l'horloge récupérée voie d'entrée d'horloge que les données plus rapidement,
en attendant la gigue de VCO peut également être supprimée (si un PLL basée CDR est adopté).

 
L'augmentation de la bande passante de la boucle, l'horloge recoverd voie d'entrée bruyante horloge.mais si les données peuvent être par le décodeur recoverd horloge?

 
ur si le signal est pas si vite, la phase picking oversampling CDR pourrait être une bonne alternative.

 

Welcome to EDABoard.com

Sponsor

Back
Top