Icarus Verilog (iverilog) avait besoin d'aide

[rockgird]

Bonjour,

Je m essayant de synthèse ASIC en utilisant un code iverilog ...Mais Im pas capable de simuler la liste de fichiers en une seule fois ...il continue d'afficher ce fichier h. n'est pas trouvé, et de garder nier que le dossier au sommet de laquelle j'ai défini n'est pas le fichier en haut ...At-on fait face à ce problème, im utilisant la version iverilog 0,9 sur win xp.Cordialement,
Ankit

PS: si quelqu'un a un lien à tout tutoriel iverilog ...S'il vous plaît partager ...

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />

 

[pini_1]

Une simulation simple à l'aide d'Icare est à:"... Pour trouver une bonne solution pour une division par la mise en œuvre VERILOG 7 ..."

http://bknpk.no-ip.biz/my_web/divide_by_constnat/divide_by_constant.html

J'espère que ça aide.

Également sur mon linux
iverilog homme
VVP homme

fonctionnent bien

 

[rockgird]

Je suis désolé ...qui est sans aucun rapport avec mon problème ...Je ne veux pas plongé de 7 ...!J'ai problème de compilation de code ...

Et je l'ai déjà dit que je m qu'il tourne sur Windows ...liniux commande ne fonctionne pas ...