IEEE 1596 - LVDS

A

avt

Guest
Salut,

la norme IEEE 1596 demandes de 40 à 140 ohm single ended sortie TX impedannce de la partie.

Je
me demandais comment cela peut être fait avec un PMOS (de Vdd) et une source de courant NMOS (à GND) dans le pilote de la structure?

 
<a href="http://www.komputerswiat.pl/nowosci/internet/2010/25/youtube-kup-sobie-soundrack.aspx"> <img align="left" src="http://www.komputerswiat.pl/media/1232719/music1-zaj.jpg" /></a> Program FriendlyMusic oferuje bibliotekę utworów muzycznych z licencją do wieczystego wykorzystywania online w filmach wideo użytkowników.<img width='1' height='1' src='http://rss.feedsportal.com/c/32559/f/491281/s/b668893/mf.gif' border='0'/><br/><br/><a href="http://da.feedsportal.com/r/74333327097/u/0/f/491281/c/32559/s/191269011/a2.htm"><img src="http://da.feedsportal.com/r/74333327097/u/0/f/491281/c/32559/s/191269011/a2.img" border="0"/></a>

Read more...
 
ok - je pense que c'est assez clair - ce que la résiliation resitance moyens - et que, dans le cas de la norme IEEE1596-il devrait être entre 40 à 140 ohms pour une seule ligne de 50 ohms - nous pouvons en discuter, si c'est nécessaire.

Mon problème est maintenant que le LVDS driver se compose de deux sources de courant qui conduisent un courant via une différence de résistance de terminaison sur le côté RX.
Il devrait être évident que le PMOS et NMOS la forme que les sources actuelles de travail sont en saturation - de sorte que la résistance interne (supposons que c'est pour les petits signaux gd) de la source de courant est assez élevé - plusieurs 10k à 100k ohms.Cette topologie de la LVDS conducteur de l'autre permet simplement pas de "dérivation" fin à "VDD" / "GND" de 40 à 140 ohm - il
n'y a aucune chance de réduire le gd de la source de courant de saturation dans les MOSFET à cette valeur. ..

Donc, je voudrais bien savoir - comment diable faire les gars de l'IEEE pour demander 40-140 ohm comme un licenciement?(quand ils veulent un mode d'approche actuelle?)Ajouté après 20 secondes:assez clair?Ajouté après 16 minutes:juste un autre plus pour le comprendre - sans la demande de l'unique ligne de résiliation, il y aura des coefficients de réflexion de près de 100% sur les deux côtés (le récepteur et l'émetteur côté - pas très bon - est-ce pas?

 
Si la résistance de 100 ohms sur le match RX côté canal LVDS impédance, il
n'ya pas de réflexion de RX côté.Mais si non, alors il y aura une réflexion sur la 2ème TX côté, et cette 2ème réflexion revenir à RX.Ainsi, pour certains à grande vitesse transmetteur LVDS (> 1Gbps), le TX côté de mettre en œuvre ne différentielle de 100 ohms en résistance pour réduire le 2ème réflexion.Mais la pénalité que vous devez conduire plus de courant pour le même swing.

 
ouais, mais c'est tout à droite - mais les gars de demander de l'IEEE-singl terminé (!!!) résiliation - (donc pas seulement la cessation de signaux différentiels) - également pour les signaux de mode ...

et ensuite vous mettre en réelle difficulté - ne pas vous

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

?

 
OK.
Si vous voulez faire la seule fin de la terminaison d'appel sur TX côté.Une des méthode consiste à utiliser la source suiveur sur le côté de conduite, et de l'autre côté, vous pouvez utiliser la commutation de résistance.Afin de contrôler l'impédance,
il faut concevoir une sorte de suivi CKT sur le côté de conduite telle que la résistance ON peut être bien contrôlé, et en même temps, ce suivi CKT peut contrôler la sortie de tension en mode commun, aussi.

 
Le standard IEEE verry spécifie clairement la manière de vérifier ces valeurs.Je ne pense pas
qu'il ya un problème là.

 
oui les Etats ieee certaines mesures d'essai - mais venez - ils ont une charge pour les essais 33nF

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

- Si vous laissez cette charge voir un circuit de réaction - vous detoriate la manière dont les œuvres de commentaires tant que vous serez vraiment rien de ce qui est de l'utilisation ...

 
Bonjour,

de toute évidence,
la plupart des fabricants se référer à l'EIE-644A IEEE 1596 plutôt que dans la spécification LVDS.Si je comprends bien, elles partagent pas nécessairement l'idée de l'IEEE 40 - 140 single ended RO, ou savez-vous ce que l'EIE 644 demandes dans ce repect?

D'autres paramètres,
en particulier le strict cahier des charges de la production et de compenser minimum et maximum de tension différentielle semble fondamentalement identiques.

Observe,
Frank

 
Hallo Frank,

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />oui c'est vrai - je
n'ai rien trouvé de semblable dans TIA 644.Quoi
qu'il en soit qui est également très surprenant pour moi parce que si vous avez peu de mode commun
de signaux de terminaison que vous venez de compter sur l'amortissement de la ligne pour les perturbations.

Pendant ce temps,
j'ai réalisé que vous pouvez utiliser pour l'application du monde réel tout à fait réussie pour les perturbations
jusqu'à 100 MHz en mode commun de la contre-réaction du circuit, si vous l'appliquer à la basse et la haute source de courant de sorte que vous obtenez quelque chose comme une structure symétrique ota - avec une production qui est Brach dégénéré par les résistances (ce qui va générer un autre pôle - mais cela est dû à la faible impédance de commutateurs à très haute fréquence).De cette manière, vous pouvez adpat le mode commun
de fin de la résistance vers les 50 ohms (20 mS) par le Mécanisme mondial de la saisie-transistors du circuit de réaction symétrique ota.

Furtheron
j'ai utilisé des résistances internes de Paris Ile-de-côté signal différentiel de résiliation - de cette manière
j'ai été en mesure de diviser la faible résistance de 100 ohms différentiel de résistance en deux parties afin de "détecter" le mode commun
de signal pour le retour.Comme de toute façon vous avez besoin d'un plafond pour l'indemnisation des commentaires circuit, vous pouvez aussi utiliser ce plafond à un licenciement pour des signaux de fréquence plus élevé (dans mon cas, autour de 250 MHz), comme le bouchon est assez faible impédance pour les signaux commonmode dans cette gamme de fréquences, afin que vous ce sera pour la gamme désirée de 50 ohms en mode commun uniquement avec une terminaison interne mosfet condensateur.

De cette façon,
j'ai pu réaliser quelques -10 dB d'amortissement pour la réflexion de mode commun
des signaux de "dc" façon beyound la première harmonique du signal de données de mon différentiel.Au-delà de ce (500 MHz) dans mon cas, effet de peau et des pertes diélectriques de la ligne que
j'utilise faire leur travail en vue de l'humidité des interférences de mode commun suffisamment ...

C'est ainsi que je le fais maintenant - yome a pris du temps pour y arriver - et
c'est peut-être pas la meilleure façon de respecter l'une ou l'autre (oui,
la différence de la terminaison d'appel sur le TX-côté attire supplémentaires actuel - et cela ne rend pas les mosfet -commutateurs faible - et, bien sûr, par cette entrée-interrupteurs de la capacité - et par la quantité d'énergie que vous avez besoin pour la predriver) - afin de me faire savoir si vous connaissez de meilleures façons

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

Ajouté après 18 minutes:Une autre remarque -
j'ai encore un problème avec le changement.

Dans ma LVDS TX-je utiliser pour que les interrupteurs des deux étages supérieurs des commutateurs et des dispositifs PMOS pour le bas de deux dispositifs NMOS.La raison de choisir cette configuration, et non pas quatre dispositifs NMOS,
c'est que
j'ai rencontré des problèmes parce que je
n'ai pas bien triple processus et de cette manière, le Ve et bodyeffect changement sur les coins créé assez ennuyeux dans le pire des overswinging vitesse (lent / lent) coins.La raison en est que l'OMI par les Ve-et gamma-vous changer les différents moments de la commutation et de ron dans le temps et par cela je peut plus ou moins dur le biais crcuit peu de temps au cours de la commutation.J'ai été incapable de résoudre ce behaviuor plus lourds de tous les coins, sans biaiser, dans d'autres coins ...
(oui
j'ai essayé d'avoir des signaux d'entrée pour les deux interrupteurs)

Le PMOS / imo NMOS configuration est meilleure à cet égard - comme vous l'avez en face de quelque chose comme deux diffpairs après tout ...
Mais aussi à cette configuration,
j'ai encore quelques problèmes avec asymétrique temps de montée et de descente ...
Intéressant-je obtenir les meilleurs résultats quand je viens de conduire la "commutateurs" dans la saturation et pas vraiment en Subthreshold / off et vice versa linéaire État.C'est plus ou moins understandabe que cela est similaire à la façon dont un "vrai" CML-tampon et obtient également son comportement de commutation rapide.
L'inconvénient est évidemment que plus de pvt-ce coins dégénère en raison de certaines fuites dans le "off" du transistor en amplitude du signal différentiel - quelque chose dont vous
n'aurez pas à faire face lorsque vous conduisez avec le commutateur-mosfest profonde en linéaire / subtreshold région.
Un autre avantage est
qu'il me semble que je peux utiliser de petits dispositifs assez - pour que je puisse mettre de la puissance dans mon predriver-circuit - de toute façon, les predriver pour ce mode de "pilotage" du conducteur ne permet pas d'avoir des onduleurs en tant que predriver parce que vous avez besoin d'un décalage de niveau d'amplitude du signal d'entrée pour limiter la production-pilote.
Cela se fait dans mon circuit par une CML-tampon en mode commun de transfert et de certains resitor-pvt-compenstion - afin de disposer d'un niveau fixe de
décalage et de l'amplitude de sortie.Mais ce qui reste difficilement,
c'est que vous avez à faire à partir d'un cmos (0 à 3,3 v) les données d'entrée
du signal de la CML-tampon niveau sans générer beaucoup de distorsion et de deux parce que dans mon skew bibliothèque numérique il
n'y a pas de serrures et CML flipflops

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

...

Peut-être pourrait-on dire que certaines des questions que
j'ai eu ne sont pas un problème pour un 100 ou 200 MBit LVDS - pilote qui
est correct - mais si vous allez à 500/622 Mbit et plus - et ont à faire face avec de symétriques slewrates
jusqu'à 500mV / s afin d'obtenir 300ps montée avec l'asymétrie dans la gamme 100ps plus pvt que je pense à tout le moins - ce sont là des questions ...

Si vous avez des commentaires - me faire une faveur et d'après les

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />
 
Bonjour,

je vous remercie pour la réponse détaillée.Personnellement, je ne
suis pas engagé avec IC design, je vois le problème d'un utilisateur, IC.Je pense aussi, que dédié LVDS driver sont pour la plupart des puces utilisant la source de courant symétrique, avec des commentaires en mode commun amp.

Avec un Altera Stratix II LVDS conducteur,
j'ai pu observer une grande différence d'impédance de sortie (> 1000 ohms) et l'effet d'un circuit actif de maintenir la tension de mode commun en cas de charge asymétrique avec une constante de temps de 5 ns.De différents sortie différentiel avec les états de sortie, le circuit de réaction semble être asymétrique, apparemment le contrôle de la seule source de courant plus faible.

Il
est notable que la fiche technique ne précise pas de mode commun execpt propriétés standard TIA 644 paramètres et un offset de tension résiduelle delta.

Je pense que, le plus important effet réel d'un conducteur d'impédance de sortie exigés par l'IEEE en 1596 qui le courant serait la mise en œuvre reflète l'amortissement de signal différentiel.Cela pourrait être mieux réalisé par terminaison parallèle différentiel comme il
est généralement utilisé avec gigabit série de normes.

Dans cette comparaison,
le design semble appartenir à la haute performance de classe gigabit.Je pense toutefois que, pour un FPGA mit LVDS-dessus de 100 conducteurs, la consommation d'énergie est probablement plus important que demande une éventuelle légère amélioration de la qualité du signal différentiel avec chauffeur résiliation.Ainsi @ ltera (et probablement d'autres fabricants) pilote de réserve de résiliation pour gigabit émetteur.

Observe,
Frank

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top