S
sunny656
Guest
Chers RF_Router,
Je ne peux pas démarrer le Verilog_XL d'effectuer la simulation de circuits à partir de la vue schématique de l'IC 5.0 après l'initialisation IC 5.0 en dactylographie et excuting ICFB & à l'invite en raison des erreurs suivantes rencontrées durant le processus d'excution:
1) "Blancs Verilog exécutable Verilog
S'il vous plaît vérifier l'existence et / ou la permission et essayez à nouveau.
Chemin d'accès relatif sont relatifs à courir répertoire "
2). "User-variable globale réglable: verilogSimBinary est invalide
Chemins d'accès relatifs sont realtive à courir répertoire
OK / Annuler la simulation abort "
Les icônes sur le côté gauche du panneau Verilog_XL se trouvent être grisé.J'ai vérifié que j'ai l'autorisation d'écrire dans le répertoire d'exécution comme l'a fait par le chemin relatif.
S'il vous plaît aviser la façon de régler les problèmes.
Merci.Sunny656
Je ne peux pas démarrer le Verilog_XL d'effectuer la simulation de circuits à partir de la vue schématique de l'IC 5.0 après l'initialisation IC 5.0 en dactylographie et excuting ICFB & à l'invite en raison des erreurs suivantes rencontrées durant le processus d'excution:
1) "Blancs Verilog exécutable Verilog
S'il vous plaît vérifier l'existence et / ou la permission et essayez à nouveau.
Chemin d'accès relatif sont relatifs à courir répertoire "
2). "User-variable globale réglable: verilogSimBinary est invalide
Chemins d'accès relatifs sont realtive à courir répertoire
OK / Annuler la simulation abort "
Les icônes sur le côté gauche du panneau Verilog_XL se trouvent être grisé.J'ai vérifié que j'ai l'autorisation d'écrire dans le répertoire d'exécution comme l'a fait par le chemin relatif.
S'il vous plaît aviser la façon de régler les problèmes.
Merci.Sunny656