Impossible d'obtenir une ligne de code ..

S

SweetMusic

Guest
Le
Dernière édition par SweetMusic le 11 Jan 2009 23:43, édité 1 fois au total

 
Le plus grand morceau de «adresse» sera de 0, et les autres bits sera égal à bits correspondants de "ir".

 
Fondamentalement, l'expression de droite est à partir de trois éléments de syntaxe: une constante, un enchaînement et une partie SELECT.Si vous souhaitez utiliser Verilog, vous devez apprendre les éléments de syntaxe de base, soit d'un livre de texte ou un manuel de référence bien.

Le compilateur Synopsys HDL manuel est bonne, à mon avis:
http://www.stanford.edu/class/ee108b/labs/verilog_reference.pdf

 
thx
Dernière édition par SweetMusic le 11 Jan 2009 23:43, édité 1 fois au total

 

Welcome to EDABoard.com

Sponsor

Back
Top