Incompatibilité de la période d'horloge minimale entre les heures de grande écoute et de VSIM

M

maverick_mind

Guest
Mettre la contrainte temporelle de 1,8 ns je n'ai synthèse et PNR. l'Design Compiler, Rencontre avec succès n'a SPnR. Il n'y a pas de violation dans les rapports Primetime. Mais quand je lance mon design synthèse post dans ModelSim à cette période d'horloge, j'obtiens des erreurs de récupération $. Je ne peux que lancer mon design à 2,4 ns période de l'horloge correctement. Quelqu'un peut-il m'expliquer le décalage entre le calendrier et le calendrier de contrainte synthèse de simulation post synthé.
 

Welcome to EDABoard.com

Sponsor

Back
Top