inconvénients de déduire les verrous.

[bh_letters]

Salut,

Si un signal n'est pas activly conduit dans toutes les conditions d'un verrou sera inférer.Quels sont les inconvénients de ces serrures?

Merci

 

[javi]

Toujours les loquets de trajet du signal est essentiel que les défauts qu'ils produisent.Ils sont de niveau senstive.

 

[Thomson]

(1) ajouter de la complexité de l'analyse temporelle statique.Dans ce cas, le verrou de permettre signal est le signal d'horloge; sinon, ne fait que compliquer le chemin combinatoire entre les deux registres.
(2) faire de la conception moins réutilisables
(3) peut provoquer des résultats non souhaités lors de pépins se produisent sur le loquet permettant de signal, mais ce n'est pas très grave avec un examen détaillé.

 

[laobian]

Selon la conception directrice ASIC moderne, il ne faut pas latchs tout dans votre conception.Ne demandez pas pourquoi! Sauf que vous utilisez le verrou de cellules séquentielle.

 

[wangkl]

Inférence verrou également fait DFT plus difficile.

 

[Roger]

La taille du verrou se trouve à seulement environ 1 / 3 de FF et de consommer moins de puissance,
utilisez donc le verrou que dans la conception de chemin de données (FIFO).