Initialisation> Array d'en VHDL

[oursriharsha]

VECTOR_MEM type est un tableau (23 downto 0) de std_logic_vector (9 downto 0); - 8x8
signal INSTR_VECTOR: VECTOR_MEM; - 24 emplacements X10.

quelqu'un peut-il s'il vous plaît me dire comment initialiser ces valeurs avec un ensemble prédéfini de vecteurs.

- Tout en accédant à ces endroits peuvent accéder à eux comme i
Vector (adr)

addr est incrémenté.Comment cette opération de synthèse.

Cordialement

 

[Bronzage]

Salut,
Vous pouvez les déclarer dans une LUT et appeler un par un.
De cette façon vous pouvez pré-définir le tableau.

 

[oursriharsha]

S'il vous plaît can u jeter plus de lumière font de même.

rgdsAjouté après 2 heures 7 minutes:Bonjour les éventuelles réponses ..?

- J'ai suivi cette procédure,
Code:VECTOR (0) <= "0000000000";

Vector (1) <= "1001000000";

VECTOR (2) <= "0001000000";

Vector (3) <= "0011000000";

-

VECTOR (4) <= "0000000111";

Vector (5) <= "1001001100";

VECTOR (6) <= "0001110000";

Vector (7) <= "0011110000";

 

[Bronzage]

Salut,
J'ai déclaré de cette façon et cela a fonctionné.

"LUT type array (0 à 31) de std_logic_vector (7 downto 0);"rétrogradage signal: LUT: = (x "44", x "6f", x "77", x "6e", x "73", x "68", x "69", X "66", X "74 "X" 20 ", X" 20 ", X" 20 ", X" 20 ", X" 20 ", X" 20 ", X" 20 ",
X "20", X "20", X "20", X "20", X "20", X "20", X "20", X "20", X "20", X "20", X "20", X "20", X "20", X "20", x "20", x "20");

Dans la déclaration ci-dessus, j'ai prédéfinis lut.In rétrograder les supports que j'ai écrit les nombres hexadécimaux qui définissent alphabets.
Lorsque X "44" signifie D. ..

J'espère que cette fois je suis clair.

Bronzage

 

[vlsi_whiz]

Si vous connaissez le tableau (de mémoire) la taille que vous avez besoin, vous pouvez alors utiliser la Megawizard Altera ou Xilinx Coregen que générer un bloc de RAM et de l'utiliser dans votre conception.

Lorsque vous créez le bloc de RAM, vous pourrez voir des options pour initialiser le bloc par l'intermédiaire. HEX ou. Fichiers MIF.Vous pouvez générer ces fichiers avant de les utiliser pour initialiser le bloc de mémoire sur le pouvoir en place.Cela fonctionne lorsque vous souhaitez valider la conception sur la démo / carte FPGA.

 

[oursriharsha]

Mon exigence n'est pas l'utilisation de la RAM pour le même, que la longueur du vecteur n'est pas fixe.

can u s'il vous plaît aidez-moi dans ce les mêmes raisons dans mon post .. d'autres?Ajouté après 45 secondes:ftopic354035.html