Inter-match du stade de Linear PA!

[fxxjssc]

Chers tous
Mon PA est en deux étapes d'amplificateur de puissance de classe AB, qui
cible ClassAB sortie 15dBm en 1,8 V d'alimentation @ 900MHz.
La structure est comme suivant:
Etage de puissance:
Structure: cascode ClassAB
Puissance d'entrée: 5dBm
gain de puissance: 10dB
Puissance de sortie: 15dBm
tension d'entrée Swing nécessaires: 1V
tension de polarisation: 1V
la résistance de polarisation: 10kohm
impédance d'entrée: 6.5Kohm res parall avec 166fF PAC

lecteur étape:
Structure: cascode ClassA
Puissance d'entrée:-10dBm
tension d'entrée Swing: 0.2V
gain de puissance: 16dB
Puissance de sortie: 6dBm
tension de polarisation: 1V
res partialité: 10kohm
impédance de sortie: 4kohm res parall avec 373fF PAC
ce doute sont les suivants:
1.est le pouvoir et le gain raisonnable?
2.A propos des correspondances Interstage, est-il possible de changer res biais de
étage de puissance pour contrôler son impédance d'entrée?
3.Pour faire correspondre l'impédance de sortie de la phase d'entraînement, est-il bon moyen de faire la sourde oreille
la PAC deux parall 373fF 166fF?pour 900MHz, plus de 10nH L est
est nécessaire pour les faire la sourde oreille et il est impossible de 0,18 um processus.Meilleurs voeux

 

[Buckaroo]

J'ai aussi Wanner savoir comment concevoir la mise en correspondance Interstage, si nous utilisons seulement un grand bonnet de couple, alors nous pouvons simuler que le gain de puissance ensemble, am I right?deuxième, sera l'AP oscillent s'il n'y a pas de correspondance Interstage?Je travaille sur un amplificateur CMOS 2,4 GHz puissance de ces jours, il oscille à le noeud de sortie de la 1ère étape, l'architecture est la même que fxxjssc's.J'ai besoin d'aide, donnez-moi un coup de main s'il vous plaît, merci beaucoup ^ ^