Interface Bus LPC

[Zhane]

Im essayant de faire une interface de bus LPC pour enregistrer le trafic de bus à la suite de touches.

Im en utilisant le CLK du bus LPC que mon horloge processus.Mais il semble que le signal # LFRAME est toujours élevé et ne jamais laisser tomber bas.

Im en utilisant les E / S sur le Spartan 3e FPGA pour faire le sondage.

Quiconque a une idée de ce que je peux faire?

 

[Saikat]

S'il vous plaît fournir les chronogrammes des opérations de bus à savoir lire et écrire cycle de l'autobus.

 

[Zhane]

L'horloge de ce bus est cadencé à 33MHz.

Je me demande si le droit à l'aide Im I / O avec le bon réglage pour la sonde

J'utilise LVTTL, lecteur par défaut et tua par défaut à la sonde

 

[Saikat]

Vous pouvez vérifier les signaux de DSO.Échantillonnage d'autres signaux sur l'horloge LPC front montant ne devrait pas manquer de tout État.

Si vous souhaitez intégrer le périphérique sur LPC, alors vous devez mettre en œuvre la couche MAC de FPGA.Elle exige en profondeur inderstanding du protocole.

 

[Zhane]

euh ce qui est DSO?

Je l'ai échantillon sur la montée du bus LPC, mais Im pas sûr de ce qui ne va pas, mais les valeurs de sortie ne semble pas vouloir être les étoffes droit

 

[Saikat]

DSO = oscilloscope à stockage numérique,
alias l'ancien CRO (= cathode ray bonne oscilloscope)<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="Neutre" border="0" />

 

[Zhane]

n'avez pas ce genre de luxe; (