J'ai besoin d'outils gratuits pour VHDL

[Altafhal]

Salut les amis
Je suis nouveau à Verilog et besoin de quelques outils gratuits pour Verilog
Je me suis Sim édition étudiant modèle et également étudier son manuel de démarrage, mais quand je compile un code, il me donne des erreurs de compilation.
J'ai besoin d'autres outils
Merci

 

[jituelect]

Vous n'avez pas beaucoup d'expérience dans Verilog, ces liens peuvent vous aider
http://www.verilog.net/free.html
http://www.vlsichipdesign.com/free_verilog_simulator_download.html
http://www.icarus.com/eda/verilog/

Cela est d'autant opensource

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />

 

[pini_1]

J'utilise Icare pour presque tous mes projets.Je recommande vivement de l'utiliser.

Dans mon site (http://bknpk.no-ip.biz) il ya beaucoup de code libre et des exemples de script à l'aide d'Icare.

A titre d'exemple:
Ce qui suit est une petite conception d'une FIFO, ce qui est construit de-Flop dispositifs Flip.J'ai trouvé la conception d'autres où sur le web, corrigé quelques bugs, créé un banc d'essai pour le tester et script Perl pour automatiser le test.Ce site présentera tous les trois.

http://bknpk.no-ip.biz/MiscellaneousHW/regFIFO.html