Je n'ai que 61.44Mhz horloge, comment puis-je obtenir 2 Hz et 20 Hz horloge

[yerics]

Je n'ai que 61.44Mhz horloge, comment puis-je obtenir 2 Hz et 20 Hz horloge efficacement

merci

 

[eltonjohn]

vous n'obtiendrez jamais que l'horloge "efficacement" à partir de cette freq.

Vous êtes mieux de concevoir une horloge freqency faible. Peut-être d'un oscillateur 32kHz montre et en le divisant pour obtenir ce que vous voulez ..
Si la ligne électrique dans votre pays est de 60 Hz et vous pourriez l'utiliser avec un transformateur d'isolement de petits un clip alors le signal de l'ordre de la place
et diviser ce total par 3 pour obtenir votre 20Hz et par 30 pour obtenir vos 2 Hz. ..!

 

[Cretu]

de mon expérience passée ... il est préférable de conserver la division d'horloge 1/64..max moins de 1 / 128.Et avant que j'oublie ... si vous effectuez une division asynchrone vous ajoutez la gigue (cycle à cycle) .. il est donc préférable d'utiliser des diviseurs synchrones.Consultez le site Web, vous serez en mesure d'obtenir quelques articles utiles

 

[brmadhukar]

Oui, vous pouvez utiliser la méthode ci-dessus si vous n'êtes pas concernés par le calendrier et est probablement la «meilleure» façon de faire.Vous avez besoin d'un compteur 27 bits si vous utilisez divisant principe.Vous mai utiliser fois dans les processeurs pour générer une fréquence plus petits et playaround elle.
Le jouet d'un DSP mai être efficacement utilisé à cette fin mais ce n'est pas un moyen économique de faire.

 

[homeadd]

Voulez-vous utiliser FPGA?

 

[yerics]

merci pour toutes vos réponses.

J'ai simplement l'utiliser dans le FPGA,
61.44MHz est mon système d'horloge
et j'ai besoin de contrôler une LED, c'est un clin d'œil la fréquence est de 2 Hz lors de la normale, 20Hz quand anormale

Je pense que je dois utiliser un compteur de bit 22, mais il faut une certaine zone.

merci pour votre aide tous.

 

[maestor]

A 22-bit contre, un terrain ...

<img src="http://www.edaboard.com/images/smiles/icon_eek.gif" alt="Choqué" border="0" />Qu'est-ce FPGA voulez-vous d'utiliser ou utilisez-vous?parce que vous pouvez adapter tonnes de compteurs 22-bit dans les FPGA d'aujourd'hui ...

- maestor

 

[verilogsh]

Le plus simple que je vois:
1) diviser l'horloge système en 16 avec http://www.icst.com/products/pdf/ics542.pdf ICS542.U recevra 3.84MHz horloge.
2) Appliquer ce signal comme une horloge système à certaines UC.Par exemple MSP430F1101 (1,2 $) http://focus.ti.com/docs/prod/folders/print/msp430f1101.html.Utilisation de l'U timer interne peut facilement diviser cette horloge par la nécessité u facteur.Tous les outils pour ce uC sont des freeware et très simple à utiliser.
Conclusion: U Need 2 petits et bon marché CI.

 

[tlp71@hotmail.com]

Une autre façon consiste à diviser l'intérieur de FPGA horloge de votre système, vous avez mai glitch pour le diviseur grande, vous pouvez résoudre ce problème reclocking The Divided Pentecôte horloge maître ème horloge, donc si vous avez un diviseur précis il n'ya pas de problème, au contraire, vous pouvez utiliser une PLL externe, comme le cyprès, la famille cy22xxx ont un grand nombre de bits à se diviser et se multiplier.
Au revoir.
G.

 

[ASIC]

PLL et d'autres choses ....ça sonne vraiment cher.J'aurais tendance à choisir l'approche FPGA.

Une question pour Cretu.Pourquoi est-il préférable de conserver le ratio de division à 1 / 64 ou 1 / 128 le plus?ASIC

 

[ZeleC]

Je ne pense que Cretu a parlé de FPGA, dont je pense que ce serait un problème en utilisant des FPGA Im voyant des codes qui divisent l'horloge de 4MHz à 2Hz.
Donc, je pense que u devrait utiliser un compteur et je ne pense que cela prendra place v peut même emplement A 22 bits comptoir d'un petit CPLD.

 

[Cretu]

ASIC a écrit:

PLL et d'autres choses ....
ça sonne vraiment cher.
J'aurais tendance à choisir l'approche FPGA.Une question pour Cretu.
Pourquoi est-il préférable de conserver le ratio de division à 1 / 64 ou 1 / 128 le plus?ASIC