JFET fuite, comment peut-il être réduit au minimum?

F

fala

Guest
Bonjour, dans les spécifications JFET, il ya une fuite de coupure appelé paramètre actuel, Id (off), cela signifie quand JFET est éteint (par exemple = Porte-8V) de vidange a toujours un courant résiduel qui est généralement à portée de pA (typ. valeur) ou NA (valeur max) il ya aussi un autre paramètre appelé porte de fuite courant inverse, IGSS, cela signifie polarisée en inverse de fuite de grille actuel, qui est habituellement dans la gamme de pA (valeur typique) ou NA (valeur maximum), Conditions d'essai (température et VDS) pour les valeurs typiques et max deux sont les mêmes que précisée dans la fiche.Maintenant mes questions:
-Type comprise entre 1 donnée dans la fiche technique est acceptable pour mon dessin, mais de fuite max est inacceptable.Il n'a pas été mentionnée dans quelles conditions je dois attendre de fuite typique et dans quelles conditions je devrais m'attendre condition max.Au contraire les deux sont spécifiés pour les mêmes conditions de test.Alors, que dois-je envisager pour la conception, la valeur typique ou de la valeur max?
2-t-elle en cours de coupure Id drain (off) comprend sa fuite possible à la porte ou c'est seulement une mesure de la fuite à la source de courant lorsque JFET est éteint?
3-Comment puis-je réduire les fuites de vidange à PA ou même sous gamme pA, si cela est possible?
Merci beaucoup, j'ai aussi beaucoup apprécié la référence à toute matière qui couvre le sujet à fond.

 

Welcome to EDABoard.com

Sponsor

Back
Top