JTAG FPGA dans la machine?

[Davorin]

Tout le monde vu quelques exemple d'une machine en état JTAG FPGA?

Dis-je joindre un mémoire externe comme source de programmation de FPGA et de programmes le flash d'un processeur capable joint JTAG ...

 

[Dainis]

http://www.opencores.org/projects.cgi/web/jtag/overview

 

[Davorin]

Ceci est pour une conception de SoC pour permettre JTAG boundary scan et le débogage ...

Je voulais dire la gestion d'une machine JTAG pour contrôler un programme de JTAG CPU flash ....

 

[Dainis]

Davorin a écrit:

Ceci est pour une conception de SoC pour permettre JTAG boundary scan et le débogage ...Je voulais dire la gestion d'une machine JTAG pour contrôler un programme de JTAG CPU flash ....

 

[Davorin]

Exactement ... FPGA contrôles TMS, TCK, TDO ... mais je suppose
qu'il n'a pas été fait avant ....

 

[Git]

Pouvez-vous expliquer un peu plus de ce que vous faites Davo?.Est-ce ltera @ NIOS puce et la mémoire flash pour son programme?.Si oui, certainement le ltera @ puces ont un port JTAG comme les puces Xilinx faire?.Si le FPGA jtag a un port et de la mémoire flash est connecté à fpga pins, il peut être programmé à partir de la fpga jtag port.(Le flash est de disposer de données, l'adresse et toutes les broches de contrôle reliés à fpga pins qui sont à l'intérieur de la boundary scan)

Git

 

[Davorin]

La pensée a été plus rapide de la programmation flash en contrôlant les autres CPU JTAG pins par @ ltera FPGA (o;

Tri de la copie ci-jointe flash via JTAG de FPGA flash joint à Coldfire CPU (o;

Peut-être mieux de faire le JTAG via les petites broches de contrôle IP et le logiciel de base de CPU ...

Alread des logiciels de mémoire de clignoter en NIOS bord (o;

 

[MTTS0020112]

vous pouvez écrire le desing selon IEEE1149.1

 

[Davorin]

S'il vous plaît pas encore un "inutile" après ....Je sais ce qui est, selon JTAG et comment il doit se comporter ...