la façon de concevoir une mémoire synthétisable en Verilog

[samuel_raja_77]

1.Le design rquires pour initialiser une mémoire de 5K en profondeur avec differnent évalués pour chaque emplacement
2.besoin de lire les données de la mémoire et de calculer une valeur basée sur les variables d'entrée
3.need d'écrire la valeur calculée dans une autre mémoire
4.is-il bon de disposer de tous les processus dans un seul module

 

[omara007]

U ne peut pas concevoir la mémoire ..u ne peut que le modèle ..

 

[eixeix]

Vous pouvez utiliser un tableau flip-flop pour construire la mémoire.Mais le secteur est coûteux.

 

[Yun Lin]

Vous devez concevoir la mémoire par le niveau des circuits, Verilog pas
.Verilog ne peut être utilisé dans desicraption modèle.

 

[bravobravo]

Oui ..vous pouvez utiliser D-flip-flop pour construire un fichier de registre ..
Mais vous devriez écouter ce que dit M. Lin ..

 

[Thinkie]

Une règle empirique générale qui est valable pour la plupart des processus, c'est que jusqu'à 1K éléments bits utilisent des registres, sinon utilisez un réel à base de mémoire SRAM.

5K que vous mentionnez, c'est trop et même si elle mai Rechercher OK, même après la synthèse
il causera beaucoup de problèmes d'acheminement de la congestion, surtout si vous mettez des chaînes de numérisation

 

[wkong_zhu]

En synthèse FPGA certains outils de mémoire de soutien.
En Asic, doit utiliser la propriété intellectuelle.

 

[deva_eda]

Je suppose que vous essayez de vérifier DUT ur qui est possbily une unité de traitement des données.Où u tiens à lire les données, les traitent et réécriture de la mémoire.

Si ce vrai, alors u peut utiliser les modèles comportementaux de la mémoire, où ur peut descendre les charger à partir d'Internet, ou vous pouvez également utiliser du texte en fonction banc d'essai où u lire les données sur une seule ligne du fichier texte et aussi écrire retourne les données pour la fichier texte.

 

[samuel_raja_77]

Ainsi, dans le temps réel comment la mémoire est conçue pouvait-on m'aider dans la modélisation de la mémoire en fournissant quelques liens ... ou quelque suggesstion