La gestion d'un signal asynchrone

[OvErFlO]

Comment puis-je gérer une asynchonous signal métastabilité sans problème?
Je reçois un signal asynchonous dans mon FPGA et je dois lire les bits de données en streaming ...Comment puis-je synchonized mon horloge interne avec des flux?

J'ai lu que je peux résoudre ce problème avec un flipflip D. ..mais il ya un problème quand Métastabilité horloge et de flux ont la même bord ...
Comment puis-je résoudre ce problème?

merci ...

 

[shiva_mag]

si vous utilisez deux ff D en série puis problème peut être solved.If le bord de ruisseau et d'horloge sont même premier ff mai aller dans l'état métastable, mais avant la deuxième verrous ff ff ce premier serait venu de metastable state.Metastable état ne durera pas longtemps duartion.

 

[brmadhukar]

Salut,
Qu'est-ce que sur le taux d'entrée et de traitement?Si l'entrant est plus lent, vous pouvez simplement utiliser un tampon.
BRMadhukar

 

[hyperion007]

vous lire mai <Synthesis Scripting et Techniques pour la conception multi -
Asynchronous Clock Designs>

 

[OvErFlO]

Où puis-je trouver cet article?

Merci

 

[shiva_mag]

lire cet article sur l'horloge de conception asynchrone par Clifford cummings
Désolé, mais vous avez besoin de login pour afficher cette pièce jointe

 

[Black Jack]

OvErFlO a écrit:***

...
mais il ya un problème quand Métastabilité horloge et de flux ont la même bord ...

Comment puis-je résoudre ce problème?merci ...