la mise en œuvre des équations

[arunssn]

comment mettre en œuvre des équations dans Verilog synthétisable qui sont.
par exemple pour | p0 - q0 | etc

 

[eecs4ever]

si P0 et P1 sont de 1 fils peu ...

sur le fil;

assigner à p0 = p1 ; / / assigne à leur somme
attribuer out = p0 - p1 / / différence
assigner à p0 = p1 ^; / / ^ signifie xor,
/ / Est égal à | p0 - q0 |

assigner à p0 = & & p1; / / ET logique
assigner à p0 = | | P1; / / ou logique

 

[AMI]

Codear exemple, le module (q0, q1, out);

BW paramètre = 8;

entrée [BW-1: 0] q0;

entrée [BW-1: 0] Q1;

sortie [BW-1: 0] à;

attribuer out = (q0> Q1)?
(Q0-Q1): (Q1-Q0);

enmodule